"가감산기" 검색결과 41-60 / 115건

• 

  4bit 가감산 계산기 설계

  Report- 4bit 계산기 설계 -과 목: 컴퓨터 구조교 수 명:학 과: 전자공학과학 번:이 름:제 출 일: 13. 05. 09 (목)소요시간: 7시간● 계산기 설계4bit 스위치인 SA, SB의 데이터를 읽어 들여 1bit 명령어 IR을 해석하여 ALU에서 연산을..

  리포트 | 8페이지 | 2,000원 | 등록일 2013.05.28

  다운로드 장바구니
• 

  XOR를 활용한 4bit_가감산기

  Report< Enable 단자를 이용한 4bit 가감산기 >과 목 : 디지털시스템설계교 수 : 정진균 교수님일 자 : 2011년 10월 20일학 번 : 200711061이 름 :김성현Verilog - 4bit Adder 설계1. source_half adder2. s..

  리포트 | 4페이지 | 1,500원 | 등록일 2012.03.28

  다운로드 장바구니
• 

  진보영일기와 전가산기를 이용한 4-bit 가감산기 설계 제안서 및 설계 결과 보고서

  Ⅲ 설계의 사전 조사1. 7487의 구조 - 7487은 4bit의 진-보-영-일기로서 입력 B와 C로서 제어가 되며 A의 입력으로 Y의 출력을 내보내는 가감산기 회로이다.

  리포트 | 14페이지 | 2,000원 | 등록일 2012.07.17

  다운로드 장바구니
• 

  2의 보수 표현법을 이용한 캐리 빌림수가 있(없)는 가감산 회로

  리포트 | 3,000원 | 등록일 2016.10.01

  다운로드 장바구니
• 

  [verilog]8비트 가감산기 설계

  5. 회로를 요구사항에 맞춰서 설계하기①모드 설정을 위해서 위와 같은 방법을 사용하여 설계하였습니다.②OverFlow는 MSB가 다른 경우에는 발생하지 않으며 MSB가 다른 경우 중 캐리 아웃과 그 전 캐리 값이 다른 경우에 발생하게 됩니다.따라서 assign over..

  리포트 | 5페이지 | 3,000원 | 등록일 2012.04.30 | 수정일 2021.05.07

  다운로드 장바구니
• 

  실험 제목 : 기본연산회로

  실험 고찰이번 실험은 XOR게이트를 사용하여 가산기 회로를 만들고, 반가산기와 전가산기 및 4비트 2진 가감산기의 입력에 대한 출력을 알아봄으로서 회로의 이해를 돕는 실험이었다.첫 ... 전가산기표 3-6 전가산기AnBnCn-1SnCn00000001100101001101100101010111001111113. 4비트 2진 가감산기표 3-8CoA4 A3 A2 A1B4

  리포트 | 3페이지 | 1,000원 | 등록일 2008.01.03

  다운로드 장바구니
• 

  [A+자료] 논리회로 4비트 가감산기 설계 입니다.

  REPORT( 4비트 가감산기 설계 )4비트 가감산기1. 목적FA 4개를 직렬로 연결하여 4-bit 가감산기를 설계한다. 설계를 통하여 가감산기 입력에 따른 출력 특성을 이해할 수 있다.2. 4비트 가감산기 논리회로설계3. VHDL을 이용한 4비트 가감산기1) 소스en..

  리포트 | 4페이지 | 3,000원 | 등록일 2012.06.17

  다운로드 장바구니
• 

  AND, OR, ADD, Subtract 설계(회로도, 시뮬레이션 결과)

  이다.ABCinS1S0YCout00000000000100000100000011000010001001010100110010011101010000001001100101010010110001100000110110011101001111001000000100011010010101001100101000110101111011011101110111000111100111110100111011011110011111011111110011111101S1S0 에서 00이면 AND, 01이면 OR, 10이면 가감산기의 출력을 선택한다. 11은 값이 없다.그리고 가감산기에서

  리포트 | 27페이지 | 3,500원 | 등록일 2014.04.01 | 수정일 2014.04.29

  다운로드 장바구니
• 

  4자리 가감산기 시뮬레이션

  목적① 진, 보, 영, 일기의 동작을 이해한다.② 진, 보, 영, 일기를 이용하여 4자리 2진수의 가감산회로를 설계하는 방법을 이해한다.③ BCD 가산기의 가산원리를 이해하고 논리게이트를

  리포트 | 14페이지 | 2,000원 | 등록일 2010.05.29 | 수정일 2020.12.14

  다운로드 장바구니
• 

  4자리 2진수 가산기, 감산기 설계결과보고서

  전체 설계7487을 이용한 가감산기7487과 Full adder을 이용하여 ORCAD로 설계한 회로이다.BCD가산기 회로8421을 이용하여 가산기를 제작한 회로이다.ORCAD를 이용하여 ... BCD가산기를 제작한 회로이다.7. ... 여러 가지 방법이 있겠지만 이번 실험에서는 10이상의 수가 출력될 때 10을 빼거나 10의 2의 보수인 6을 더해줌으로써 BCD코드 출력을 완성시킨다.1) FA가산기FA가산기소자 74LS83은

  리포트 | 8페이지 | 3,000원 | 등록일 2013.07.01

  다운로드 장바구니
• 

  결과보고서 // 7.2의보수와 4비트 가감산기 8.플립플롭과 시프트레지스터

  결론 및 고찰이번 실험에서는 저번실험에서 구현했던 3bit 전가산기에서 더 나아가 감산까지 가능하도록 설계하는것이 목적이었다.우리조는 이번실험에서 너무 급하게 진행하느라 가산기를 1bit씩 테스트해보지 않고 한꺼번에 구성했던탓에 어누부분에선가 잘못 연결된 부분이 있었는..

  리포트 | 7페이지 | 1,000원 | 등록일 2010.11.17 | 수정일 2018.09.10

  다운로드 장바구니
• 

  4자리 가감산기 / 8421가산기 최종보고서

  목적① 진, 보, 영, 일기의 동작을 이해한다.② 진, 보, 영, 일기를 이용하여 4자리 2진수의 가감산회로를 설계하는 방법을 이해한다.③ BCD 가산기의 가산원리를 이해하고 논리게이트를

  리포트 | 19페이지 | 2,000원 | 등록일 2010.09.19 | 수정일 2020.12.14

  다운로드 장바구니
• 

  가산기 감산기

  그래서 새로 알아 볼수있게 회로를 다시 만들고 회로를 계속 보면서 문제점들을 찾아가고 그결과 계산에서의 가감산기의 계산과 실험치의 결과값이 일치 하였습니다. ... OSCILLOSCOPE DSO3102A-도선-게이트 7408(AND)7432(OR)7486(XOR)7404(NOT)7483 데이터시트-브레드 보드-DIP 스위치4.실험 절차 및 결과가산기 ... 14번핀:+5V각 IC의 7번핀:GND2.다음의 진리표를 완성하시오.입력출력ABSC0080.0mV80.0mV015.201V80.0mV105.201V80.0mV1180.0mV5.201V가산기

  리포트 | 8페이지 | 2,000원 | 등록일 2018.11.02 | 수정일 2019.07.13

  다운로드 장바구니
• 

  베릴로그 8비트 가감산기

  전가산기 8개로 -128~+127 까지 표현 가능한 8비트 가산기. 이전캐리가 다음 전가산기값에 영향을 줌. A7,B7은 값에 영향을 주지 않고 단지 부호만 결정하는 sign bit임. mode에 덧셈, 뺄셈이 결정되며 mode==1일 때 XOR게이트를 사용해서 B값..

  리포트 | 17페이지 | 1,000원 | 등록일 2018.09.09

  다운로드 장바구니
• 

  디지털 시스템 실험

  가감산기 회로는 제어신호에 따라 덧셈을 수행하거나 뺄셈을 수행하는 회로를 말한다. 일반적으로 뺄셈은 보수의 덧셈으로 변환하여 수행할 수 있다. ... - 케리룩 어헤드는 최소의 전파지연을 방지를 위해 만들어져 C5의 계산은 출력과 똑같이나온다.실험 6-2 감산기와 이진 가감산기 회로 구현하기1. ... .· BCD가산기와 크기 비교기에 대해 알아본다.실 험 내 용실험 6-1 가산기 회로 구현하고 응용하기0.

  리포트 | 10페이지 | 1,000원 | 등록일 2012.07.18

  다운로드 장바구니
• 

  4비트 가감산기 설계 및 타이밍도 확인

  1.두 개의 이진 4비트 수를 더하고 빼는 가감산기 회로를 그리시오.2.

  리포트 | 3페이지 | 3,000원 | 등록일 2011.05.22

  다운로드 장바구니
• 

  [쿼터스포함]병렬,BCD 가감산기 결과보고서 / 카르노맵, 게이트 변환

  1. 기본 논리식의 표현 1) 2변수 카르노 맵 - 카르노 맵은 1953년 모리스 카르노(Maurice Karnaugh)가 소개한 것으로 함수에서 사용할 최소항들을 각 칸 안에 넣어서 표로 만들어놓은 것이다. 2변수일 때는 22개, 3변수일 때는 23개, 4변수일 때..

  리포트 | 11페이지 | 2,000원 | 등록일 2011.01.05 | 수정일 2020.01.29

  다운로드 장바구니
• 

  vhdl을 이용한 4비트 가감산기 설계(논리회로설계실험)

  그 후 component 명령어를 사용하여 앞서 설계한 전가산기를 4비트 감가산기 코드에 component 하였다. 4비트 감가산기 설계 이후 testbench 코드를 이용하여 ... Problem Statement4비트 감가산기를 설계하기 위해서 먼저 전가산기를 설계할 수 있어야 한다. ... (M : 0 -> s = x + y, M : 1 -> s = x - y)4비트 감가산기를 설계하기 이전에 전가산기를 설계하였다.

  리포트 | 9페이지 | 2,000원 | 등록일 2009.11.12

  다운로드 장바구니
• 

  전자공학과 아날로그 실험 및 설계 과목 텀프로젝트 사람or온도 인식 선풍기 ppt자료입니다.

  실험 부품 및 이론 1)OP-AMP 02 OP-AMP (LM324) - 비교기 01 02 03 04 가장 널리 쓰이는 아날로그 IC 증폭기 , 가감산기 , 비교기 , 미적분기 Term

  리포트 | 17페이지 | 2,000원 | 등록일 2016.04.07

  다운로드 장바구니
• 

  자판기시스템(최종본)

  가감산기 S 에 0 이 입력되게 되면 가산이 되고 S 에 1 이 입력되게 되면 감산이 되는 회로의 기능을 하게 된다 .관련이론 3.

  리포트 | 12페이지 | 2,000원 | 등록일 2011.11.13

  다운로드 장바구니