"가감산기" 검색결과 61-80 / 115건

• 

  실험 예비보고서 5주차 MSI/LSI 연산회로

  XOR를 활용한 2‘s complement 가감산- 보수는 y를 NOT 연산한 값과 병렬 가산기의 올림수에 논리 1을 입력하여 2의 보수를 구하게 된다.회로도5. ... 4-bit 2진가산기 + Binary-to-BCD code converter(코드 변환기)? 가산 결과 : 0 0000(0+0+0 =0) ~ 1 0011(9+9+1=19)?

  리포트 | 2페이지 | 1,500원 | 등록일 2008.11.08

  다운로드 장바구니
• 

  예비보고서 // 2의보수와 4비트 가감산기, 플립플롭과 시프트레지스터

  1. 실험목적2의 보수에 대한 이해를 바탕으로 binary 4-bit 가 감산기를 이해한다binary 4-bit 가감산기를 구성하고 동작을 파악한다2. 실험이론논리회로에서 음수를 표현하는 세가지 방법 -> 부호절대값/ 1의 보수/ 2의 보수 가장쉽게 생각할 수 있는 ..

  리포트 | 14페이지 | 1,000원 | 등록일 2010.11.16 | 수정일 2018.09.10

  다운로드 장바구니
• 

  [3주차] Adder_Subtractor

  또한 이를 이용하여 가산기, 감산기, 혹은 감가산기를 설계한다.?single bit 감가산기를 이해하고 이를 이용하여 multi-bit 감가산기를 설계한다.? ... 4비트 입출력 감가산기의 작동을 확인하고 문제점을 찾은 후 이를 보안할 방법을 찾아본다.2. Background1) Binary code? ... 하지만 우리가 하고자 하는 multi-bit의 감가산기에 대해서는 K-M에서 M을 2S complement를 취함으로서 K+(-M)으로 변환이 가능하게 되어 일반적인 full adder만으로도

  리포트 | 16페이지 | 2,000원 | 등록일 2012.06.30

  다운로드 장바구니
• 

  전자공학과 텀프로젝트 아날로그 실험 및 설계 온도 및 사람 감지 선풍기입니다.

  OP-AMP는 증폭기, 가감산기, 비교기, 미적분기 등 여러 가지 선형 또는 비선형 동작을 안정되게 수행한다.

  리포트 | 10페이지 | 2,000원 | 등록일 2016.04.06 | 수정일 2017.05.23

  다운로드 장바구니
• 

  온도 및 사람 감지 선풍기(Term-Project)

  OP앰프는 증폭기, 가감산기, 비교기, 미적분기 등 여러 가지 선형 또는 비선형 동작을 안정되게 수행한다.2) 비교기온도 및 사람 감지 선풍기를 만들 때 사용한 OP앰프의 기능은 비교기이다

  리포트 | 7페이지 | 1,500원 | 등록일 2013.12.03

  다운로드 장바구니
• 

  8비트 가감산기

  1. 전가산기 설계1)설계도2)시뮬레이션3)분석InputOutputABCSUMCO0*************101110100011011011010111112. 4비트회로 설계1)설계도2)시뮬레이션3)분석A0000000010001000B0000100010001100COUT..

  리포트 | 4페이지 | 1,000원 | 등록일 2007.06.21

  다운로드 장바구니
• 

  [디지털 공학 실습] TTL IC를 이용한 3초과 to BCD 가감산기 설계

  결 과 보 고 서학 번 :이 름 :학 과 :제출일 :1. 작품 설명DIP 스위치로 BCD 형태의 숫자를 입력, TTL IC 7483을 통해 Ex-3의 형태로 코딩 후, 다시 7483을 통해 가/감산 기능 구현.가/감산된 결과를 TTL IC 7447를 통해 세그먼트, L..

  리포트 | 9페이지 | 1,000원 | 등록일 2010.06.02

  다운로드 장바구니
• 

  항공기 안정과 조종에 관하여 서술하시오.

  같은 맥락으로 항공기는 충분한 감쇠가 있어서 어떤 진동하는 운동을 빠르게 분산기키는데 이 진동 운동은 항공기의 운용에 영향을 미친다. ... 조종면보조 날개, 방향타, 승강타, 등 날개나 RH리 날개의 캠버를 변화시켜 작용하는 공기력을 가감시킴으로서 기체 자세를 조종하려는 장치를 조종면 이라 한다.

  리포트 | 5페이지 | 1,000원 | 등록일 2015.12.03 | 수정일 2015.12.14

  다운로드 장바구니
• 

  MOSFET 비안정멀티바이브레이터 및 시뮬레이션

  제 안 서 < 4자리 가감산기 / 8421가산기 설계 > 2 조Ⅰ. 목표설정1. 실험명MOSFET 비안정 멀티 바이브레이터2. 명제p-channel enhancement형 MOSFET 2SJ11을 이용하여 비안정 멀티바이브레이터를 설계하라.3. 목적① MOSFET를 이..

  리포트 | 4페이지 | 2,000원 | 등록일 2010.05.29 | 수정일 2020.06.29

  다운로드 장바구니
• 

  컴퓨터시스템구조 연습문제 4장 풀이

  그림 4-7의 가감산기 회로가 다음과 같이 입력 모드 M, 데이터 입력 A와 B에 대한 값을 가지고 있다.

  리포트 | 7페이지 | 1,000원 | 등록일 2016.01.07

  다운로드 장바구니
• 

  [회로이론] 4bit+CLG 가감산기

  해결하려는 문제와 관련이 부족하기 때문에 빼기로 결정했다.)(1)반가산기반가산기는 두 개의 2진수 A와 B에 대하여 합(sum)과 자리올림수(carry)를 얻는 논리회로를 반가 산기

  리포트 | 8페이지 | 1,000원 | 등록일 2003.11.03

  다운로드 장바구니
• 

  논리설계 - 감산기를 MAX-PLUS II 로 실습을 한후 결과 보고서

  .- 전가산기를 이용하여 4비트 병렬 가감산기 회로를 설계한다.목적- 감산기에 대해 이해하고 응용할 수 있다.관련 한습반가산기, 전가산기, 이진병렬가산기는 덧셈을 수행하는 반면, 반감산기 ... full adder 심볼 회로도결 과(웨이브 폼)실습 1 : 반감산기실습 2: 전감산기실습3 : 4비트 병렬 가감산기문제점 및 해결 방안이번 실습 시간에는 가산기 와 감산기를 같이 ... 계속 여러 부분들을 시도 해보았는데 나는 좀처럼 답이 나오지 않았습니다.병렬 가감산기 부분은 가산기 부분에서 시간을 많이 투자해서 하였기 때문인지 어렵지 않게 끝 낼수 있었습니다.결론

  리포트 | 7페이지 | 1,000원 | 등록일 2009.12.15

  다운로드 장바구니
• 

  논리회로 자판기 제작 최종 보고서

  차감용 감가산기(총 3개)를 따로 사용함.한 개의 가산기로 모든 계산을 수행가능 하도록 제작.동전 투입 스위치로만 CLOCK PULSE 발생시킴.CLOCK PULSE를 지연시키기 ... (구현하지 못함)FULL ADDER 및 논리소자를이용하여 투입금액 및 사용금액을 가감하고 이를 7-SEGMENT 에 표시함.수정 및 보완사항.100원 투입용, 500원 투입용, 600원

  리포트 | 10페이지 | 1,500원 | 등록일 2012.02.29

  다운로드 장바구니
• 

  실험6. Op-Amp 기본 회로 예비 레포트

  Op-Amp의 활용- 연산 회로: 비교기, 가감산기, 미분기, 적분기, 승제산기, 대수변환기 회로- 능동필터 회로: 능동 저역통과필터, 대역통과필터- 발진기 회로: 비안정 M/V,

  리포트 | 10페이지 | 2,000원 | 등록일 2012.06.23 | 수정일 2017.05.13

  다운로드 장바구니
• 

  반가산기, 전가산기, 4비트 전가산기, 전가감산기 설계 (자일링스)

  가감산기의 최상위-레벨 다이어그램(Adder/Subtractor Top-level Diagram)그림에서, 입력되는 a[3:0]와 b[3:0] 입력 데이터가 결합하여 덧셈 연산(addnsub ... 반가산기는 2개의 입력으로 2개의 출력을 내보내는 회로이고, 전가산기는 3개의 입력과 2개의 출력을 내보내는 회로이다. 4비트 가산기와 가감산기는 전가산기 4개를 묶은회로 형태로 4비트 ... 그리고 전가산기를 응용한 4비트 가산기와 가감산기가 있었다.

  리포트 | 16페이지 | 2,000원 | 등록일 2011.12.10

  다운로드 장바구니
• 

  Quartus 툴을 이용하여 verilog로 가감산기.간단한 ALU 구현하기

  피드백하여 계산을 가능케도 한 설계입니다.오버플로우 발생시 플래그신호를 이용해 발생유무를 확인할 수 있는 것이 특징입니다.ALU(Add,Sub,XOR,AND,OR,NOT) - 1번의 가감산기에 ... ------------------------------------------------------Filename : addsubtractor1.vDescription: 본 설계는 가감산기를 ... ----------*/module addsubtractor1 (A, B, Clock, Reset, Sel, AddSub,Z, Ovet, Sel, AddSub;//클락,리셋,셀렉트,가감산신호

  리포트 | 18페이지 | 9,000원 | 등록일 2007.12.09

  다운로드 장바구니
• 

  컴퓨터 시스템 구조 4장 연습문제

  그림 4-7의 가감산기 회로가 다음과 같이 입력모드 M, 데이터 입력 A와 B에 대한 값을가지고 있다. 각 경우에 대하여 출력값(및)을 구하여라. ... 0111 0110b. 0 1000 1001c. 1 1100 1000d. 1 0101 1010e. 1 0000 0001----------------------------※ 그림 4-7의 가감산기

  리포트 | 6페이지 | 1,000원 | 등록일 2008.10.10

  다운로드 장바구니
• 

  [정보통신실기] 4bit 가감산기

  예비보고서4bit- 2진 가감산기덧셈 연산은 4개의 연산, 즉 0+0=1,0+1=1,1+0=0,1+1=10이 가능하다.

  리포트 | 5페이지 | 1,000원 | 등록일 2004.05.12

  다운로드 장바구니
• 

  VHDL을 이용한 32 Bit Adder & Subtracter 제작

  ◆ Title : 32 Bit Adder & Subtracter 제작◆ VHDL Code-- ::: micro_07.vhd ::: 메인 entity 파일- component 를 이용하여 하나의 1비트 full adder를 만든 후 32개를 이어서 제작.- compone..

  리포트 | 5페이지 | 1,000원 | 등록일 2008.12.26

  다운로드 장바구니
• 

  가산기와 크기 비교기

  실험 11. 가산기와 크기 비교기1. 실험 목표□ 4비트 2진.Excess-3 코드 변환기에 설계, 구현 및 테스트.□ 오버플로우(overflow) 검출이 가능한 부호 있는 가산기의 설계.2. 이론 요약조합 논리회로에서 출력은 단지 입력에 의해서만 결정된다. 간단한 조..

  리포트 | 4페이지 | 1,000원 | 등록일 2010.04.04

  다운로드 장바구니