"FPGA" 검색결과 701-720 / 967건

• 

  vhdl 을 이용하여 만든 스탑워치 소스

  u4 : cnt_one2six port map(clk => clk_1khz, reset => reset, value => tmp_value); u5 : mux_ctrl port map(sel ..

  리포트 | 5페이지 | 5,000원 | 등록일 2006.12.22

  다운로드 장바구니
• 

  Sequential-Logic-Design-Ⅰ-Flip-Flop, Register and SIPO

  Manage Configuration Project (iMPACT) 실행한다.창이 새로 열리면 Boundary Scan을 선택하고 화면을 눌러 Initialize Chain을 선택한다.FPGA에

  리포트 | 21페이지 | 3,000원 | 등록일 2016.04.06 | 수정일 2017.03.08

  다운로드 장바구니
• 

  [verilog]BCD 덧셈기와 Finite state machine을 사용하는 간단한 게임기 설계

  ●BCD 1자리는 4비트로 구성되기 때문에 입력 값을 4비트로 받는다.●BCD 1자리와 1자리를 더해서 캐리가 발생하면 cout에 저장한다.●보정 여부를 결정하기 위해서 덧셈의 임시 저장 값(sum_temp)을 5비트로 지정하였다.●덧셈을 하여 9가 넘으면 6을 더해서..

  리포트 | 17페이지 | 5,000원 | 등록일 2013.12.26 | 수정일 2023.03.10

  다운로드 장바구니
• 

  2016년 하반기 sk텔레콤 자기소개서

  실패의 요인 중 하나는 주어진 교육용 FPGA 키트의 기능을 다 쓰려고 하다 보니 너무 복잡해지고 규모가 커졌습니다. 욕심이 너무 컸던 겁니다. ... 이 두 과목은 모두 VHDL로 FPGA를 설계하는 수업 이였습니다. 논리회로설계 수업 때 배우는 여러 가지 설계를 코딩으로 만든다는 게 신기하고 재밌었습니다.

  자기소개서 | 6페이지 | 5,000원 | 등록일 2016.10.17 | 수정일 2017.09.21

  다운로드 장바구니
• 

  논리회로실험) 부울대수의 간소화(2) 예비보고서

  ( (1)(a + c) ) (by the complement property)4. f = b'(a + c) (by the identity property)* 실험 기기 및 부품- FPGA

  리포트 | 4페이지 | 2,000원 | 등록일 2014.01.06

  다운로드 장바구니
• 

  VHDL를 이용한 LCD 설계

  기본적인 동작을 설정하는 FPGA_CLK, FPGA_RSTB pin을 사용한다. ... .- FPGA_CLK, FPGA_RSTB의 변화에 따른 동작 제어의 변화를 고려하여 설계한다.- 평소보다 많은 내부 signal을 사용해야 되므로 정확한 명칭으로 헷갈리지 않게 한다 ... 따라서 lcd_state와 lcd_db는 8bit를 사용하는 것이다.- Clock 100KHz 분주하기 위한 Process문process(FPGA_RSTB, FPGA_clk, load

  리포트 | 16페이지 | 1,000원 | 등록일 2010.05.27

  다운로드 장바구니
• 

  BCD to EXCESS-3 CODE CONVERTER

  " FPGA 에디션 2.0'NVIDIA8800GT와 연동되어사용되고 있는 Xilinx-ML555실험목적BCD코드를 EXCESS-3코드로 변환시켜본다. ... REPORTBCD to Excess-3 code converter자일링스의 '스파르탄-3A DSP Hyperlink "http://www.eetkorea.com/SEARCH/ART/FPGA.HTM ... 이는 세부과정(Translate, Mapping, Placement & Route)으로 구성되어 있다.Spartan-3Spartan-3 모형도Spartan-3▶ FPGA(Field

  리포트 | 10페이지 | 1,000원 | 등록일 2010.03.26

  다운로드 장바구니
• 

  컴퓨터 시스템 설계 및 실험 (Serial Memory 최종 보고서)

  이 결과를 FPGA보드의 Ssegment LED에 출력하여 확인한다.다. ... 프로젝트 목적1) Serial memory의 동작 원리를 이해하고, PC와 Seral Memory 간의 Serial 통신 프로그램을 구현한다.2) Serial 통신 프로그램을 FPGA ... 프로젝트 구현 환경1) Quartus II 4.22) HBE-SoC-Entry II (Excalibur FPGA 보드)[그림 1-1] board SettingHBE-SoC-Entry

  리포트 | 42페이지 | 2,000원 | 등록일 2007.10.21

  다운로드 장바구니
• 

  가산기(Adder)

  FPGA보드에 구현한 결과도 시뮬레이션 결과가 이상 없었기 때문에 원하는 결과 값을 얻을 수 있었다.그리고 보드에 소켓을 이용하여 실제회로를 구성하고 그 위에 IC칩을 끼워 넣어 실험을 ... FPGA보드에 구현한 결과도 시뮬레이션 결과가 이상 없었기 때문에 원하는 결과 값을 얻을 수 있었다.그리고 실제회로를 구성하기 위해 실험 3에서 쓴 보드를 조금 수정하여 사용하였다. ... FPGA보드에 구현한 결과도 시뮬레이션 결과가 이상 없었기 때문에 원하는 결과 값을 얻을 수 있었다.그리고 보드에 소켓을 이용하여 실제회로를 구성하고 그 위에 IC칩을 끼워 넣어 실험을

  리포트 | 32페이지 | 3,000원 | 등록일 2010.10.16

  다운로드 장바구니
• 

  [전자] 임베디드 시스템

  FPGA : Field-programmable logic array1.1 FPGA(Field-programmable logic array)는?1.2 FPGA의 단점의 극복2. ... (ASIC의 양산단가는 FPGA와 비교안될 정도로 쌈)1.2 FPGA의 단점의 극복FPGA도 엄청난 진보를 하여 real speed로 시스템에 그대로 적용할 수 있는 정도의 성능은 ... FPGA : Field-programmable logic array1.1 FPGA(Field-programmable logic array)는?

  리포트 | 9페이지 | 3,000원 | 등록일 2005.09.08

  다운로드 장바구니
• 

  DECODER

  시뮬레이션으로 기능을 검증한 VHDL 모듈은 합성을 통해서 Xilinx FPGA의 라이브러리 셀로 구성된 Netlist로 변환되어야 한다. ... " FPGA 에디션 2.0'Xilinx ISE Webpack의 기능▶ VHDL 코드 합성Xilinx ISE는 유저가 코딩한 VHDL이나 Verilog 또는 SCH를 Netlist로 ... REPORTThe usage of Xilins ISE on Spartan-3자일링스의 '스파르탄-3A DSP Hyperlink "http://www.eetkorea.com/SEARCH/ART/FPGA.HTM

  리포트 | 9페이지 | 1,000원 | 등록일 2010.03.26

  다운로드 장바구니
• 

  하드웨어 프로젝트 - FSM 설계

  1. Please indicate how many hour you spent on this lab.7 hours2. A completed state Transition diagram for the “Room” FSM.3. Your tables listing(1) nex..

  리포트 | 6페이지 | 2,000원 | 등록일 2015.05.17 | 수정일 2015.12.19

  다운로드 장바구니
• 

  아주대 논리회로 vhdl Key Pad 자물쇠 과제[학점 A+]

  4자리 비밀번호를 이용한 자물쇠문은 open 뿐 아니라 입력한 비밀번호의 오류여부 출력입력 : 4자리 비밀번호(4자리 digit, 각 자리는 4bit(3 downto 0)출력 : Door open 여부 1 bit(1: open, 0:Lock), 비밀번호 오류 여부 4 ..

  리포트 | 12페이지 | 3,000원 | 등록일 2016.05.30 | 수정일 2016.06.02

  다운로드 장바구니
• 

  특허무효 법과공학 리포트

  이 사건 특허발명은 대학에서 디지털을 배우는 자가 MAX+PLUS II라는 FPGA 디자인 툴을 통해 쉽게 디지털 회로설계방법을 습득할 수 있도록 하는 장치를 제공하기 위한 것으로서 ... 이 사건 특허발명의 특허청구범위 제1항(이하 '이 사건 제1항 발명'이라 한다)의 'MAX+PLUS Ⅱ의 FPGA 디자인 툴로 사용자가 설계한 회로를 입력받는 설계회로 입력수단',

  리포트 | 4페이지 | 1,500원 | 등록일 2013.02.25

  다운로드 장바구니
• 

  COUNTER

  PRE REPORTCounterrh자일링스의 '스파르탄-3A DSP Hyperlink "http://www.eetkorea.com/SEARCH/ART/FPGA.HTM" FPGA 에디션 ... 이는 세부과정(Translate, Mapping, Placement & Route)으로 구성되어 있다.Spartan-3Spartan-3 모형도Spartan-3▶ FPGA(Field ... 시뮬레이션으로 기능을 검증한 VHDL 모듈은 합성을 통해서 Xilinx FPGA의 라이브러리 셀로 구성된 Netlist로 변환되어야 한다.▶ UCF(User Constraints File

  리포트 | 11페이지 | 1,000원 | 등록일 2010.03.26

  다운로드 장바구니
• 

  논리회로실험 7주차 결과보고서

  Quartus Ⅱ와 DE2-115 보드를 이용하여 2x4 decoder를 FPGA에 구현하고 switch와 LED 동작을 ‘ON/OFF’를 사용하여 나타내라.? ... d[2], (1.1) 일 때, d[3]을 나타낸다는 것을 파형과 sw와 LED의 상태변화로 알 수 있었다.Quartus Ⅱ와 DE2-115 보드를 이용하여 2x4 decoder를 FPGA에

  리포트 | 8페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2014.09.30

  다운로드 장바구니
• 

  [VerilogHDL] 4bit 2진 덧셈기 설계(vfd 제어)

  ■ 설계개요▪ HBE-COMBO 트레이닝 키트 내에 0에서 F까지의 보드를 사용하여 입력된 2개의 4비트 데이터의 덧셈을 수행한다.▪ 2개의 4비트 데이터 키입력에 대한 결과 값이 LCD에 출력됨과 동시에 dotmatrix블럭에서는 "2 Digit Decimal Add..

  리포트 | 1페이지 | 1,000원 | 등록일 2015.08.02

  다운로드 장바구니
• 

  Cortex‐A8 Processor Interrupt & Timer using C language

  Experimental Results#include "stdio.h"#include "INCLUDE_FILES.H"#include "EMPOSIII_SV210_FPGA.H"#include

  리포트 | 19페이지 | 1,500원 | 등록일 2012.01.21 | 수정일 2017.12.04

  다운로드 장바구니
• 

  광주문화재단 기술지원 일반6급 자기소개서, 자소서

  졸업논문도 쓰고 경진대회에도 참가하고자 “fpga와 raspberry를 이용한 지능형 자동차”라는 주제로 1년 가까이 프로젝트를 수행하였습니다.

  자기소개서 | 5페이지 | 4,500원 | 등록일 2017.02.08 | 수정일 2018.05.18

  다운로드 장바구니
• 

  대원GSI 해외진출 방안

  모니터링 후 제어장치내의 컨트롤변수를 현장에 가지않고 인터넷을 통해 자사내의 엔지니어에 의해 컨트롤하는 제어시스템을 탑재하고 있으며, 이는 실용신안으로 등록하였다.또한 전자보드부는 FPGA칩등을

  리포트 | 4페이지 | 1,000원 | 등록일 2013.06.01

  다운로드 장바구니