"논리회로실험 결과보고서" 검색결과 121-140 / 1,358건

• 

  논리회로실험 11주차 결과보고서

  결 과 보 고 서11주차Counter & Timer분반 : 0성명 : 000학번 : 2010000실험일: 0000.00.001. 실험과정[ 실험 1 ]1-1. ... Quartus Ⅱ에서 업/다운 카운터의 회로를 작성하고 Modelsim의 결과 파형을 확인한다.? ... Quartus Ⅱ에서 업 카운터의 회로를 작성하고 Modelsim의 결과 파형을 확인한다.? 업 카운터의 Modelsim을 이용한 wave구현.?

  리포트 | 6페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2014.09.30

  다운로드 장바구니
• 

  논리회로실험 9주차 결과보고서

  결 과 보 고 서9주차Register / Shift Register분반 : 0성명 : 000학번 : 2010000실험일: 0000.00.001. 실험과정[ 실험 1 ]1. ... 그러므로 불이 들어오지 않는다.[ 실험 3 ]1. ... Shift Register의 Modelsim을 이용한 결과 파형 확인?

  리포트 | 6페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2014.09.30

  다운로드 장바구니
• 

  논리회로실험 4주차 결과보고서

  결 과 보 고 서4주차부울대수의 간소화(1)shematic 이용분반 : 0성명 : 000학번 : 2010000실험일: 0000.00.001. ... 이를 Modelsim과 Quartus Ⅱ를 이용하여 실험으로 증명한다.1) F = A` + B` + C` 에 대해서 Schematic을 만들고 Modelsim을 이요해서 결과 값을 ... 그려보고 비교하여라.[ 간소화 전 ] F = A`BC + A`BC` + A`B`CAND Gate 3개, NOT Gate 3개, OR Gate 1개를 사용하였고,매우 복잡한 회로로

  리포트 | 7페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2014.09.30

  다운로드 장바구니
• 

  논리회로실험 5주차 결과보고서

  결 과 보 고 서5주차부울대수의 간소화(2)Verilog HDL code 이용분반 : 0성명 : 000학번 : 2010000실험일: 0000.00.001. ... 구현하고, 두 식 F와 S의 결과 값이 서로 일치하는지 Modelsim과 Quartus Ⅱ를 이용하여 증명하였었다.이번 실험에서는 F = AB` + A`B`C , S = B`( A ... 실험과정[ 실험 1 - 1 + 2]지난 4주차 실험에서 F = AB` + A`B`C , S = B`( A+C ) 라는 두 개의 부울식을 Quartus Ⅱ Schematic을 이용하여

  리포트 | 6페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2014.09.30

  다운로드 장바구니
• 

  논리회로실험 6주차 결과보고서

  결 과 보 고 서7주차multiplexer / demultiplexer분반 : 0성명 : 000학번 : 2010000실험일: 0000.00.001. ... 번 경우 ]Multiplxer는 여러 입력선 중에서 하나를 선택하여 해당 입력선의 2진 정보를 출력선에 연결하는 조합논리회로이다.i0[1]=0, i0[0]=1, i1[1]=1, i1 ... 값으로 나오므로, d[1]과 d[0] 모두 0이므로 각각에 해당하는 LED에 불이 들어오지 않는다.[ 실험 3 ]1X2 demultiplexer의 회로를 구현하기 위해 Quartus

  리포트 | 8페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2014.09.30

  다운로드 장바구니
• 

  논리회로실험 15주차 결과보고서

  결 과 보 고 서15주차P r o j e c t분반 : 0성명 : 000학번 : 2010000실험일: 0000.00.001. 실험과정[ Project ]? ... (Switch 버튼을 아래로 내리면 clock divider에서 출력으로 나오는 clock이 1Hz 동작을 하는 구동 회로가 되고, 버튼을 위로 올리면 3Hz 동작을 하는 구동 회로가 ... 필요한 clock를 생성해주는 것이다.만약, 50MHz clock으로 동작하는 FPGA에서 clock divider 없이 합성하면 변화가 빨라 마치 모든 세그먼트가 다 켜져 있는 결과를

  리포트 | 5페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2014.09.30

  다운로드 장바구니
• 

  논리회로실험 2주차 결과보고서

  실험과정 3, 4, 5 표의 결과 값(v)을 논리 값으로 바꾸시오[표 10] 3개의 Not Gate 결과 값inputoutputAXYZ01011010[표 11] NAND 와 NOT ... 결 과 보 고 서2주차(실험1)NOT Gate를 이용한 실험장비 사용법분반 : 0성명 : 000학번 : 2010000실험일: 0000.00.00과정 1[표 4] 1개 Not GateInputOutputAX0 ... 결과 값inputoutputBAFZ*************101[표 12] OR 결과 값inputoutputBAF000011101111실험간 오차 원인이번 실험에서 사용된 ‘디지털

  리포트 | 6페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2014.09.30

  다운로드 장바구니
• 

  09 논리회로설계실험 결과보고서(fsm)

  논리회로설계 실험 결과보고서 #9실험 9. FSM1. 실험 목표무어머신의 개념을 이용해 주어진 동작에 맞게 작동하는 자판기를 설계한다.2. 실험 결과실험 1. ... 스위치를 길게 누르더라도 한 클럭만큼의 신호만 발생시키는 회로이다. ... D플립플롭 비트들의 or 값이므로 일정한 입력값을 가질 수 있게된다.두 번째 프로세스 문에서는 스텝 클록 발생회로를 설계하였다.

  리포트 | 7페이지 | 2,000원 | 등록일 2014.09.27 | 수정일 2016.03.26

  다운로드 장바구니
• 

  07 논리회로설계실험 결과보고서(RoV)

  논리회로설계 실험 결과보고서 #7실험 7. RoV Lab7000 사용법1. ... 실험 결과실험 1. ... 스위치 입력에 따라 led 점등이 되는 것을 확인 할 수 있다.실험 2. 7 segment에 HELLO 출력1) 소스코드2) 결과3) 결과 분석if문에서 입력 digit_con의 각

  리포트 | 8페이지 | 2,000원 | 등록일 2014.09.27 | 수정일 2016.03.26

  다운로드 장바구니
• 

  08 논리회로설계실험 결과보고서(카운터)

  논리회로설계 실험 결과보고서 #8실험 8. 카운터 설계1. ... 실험 결과실험 1. 8비트 비동기식 업카운터 설계(1) 설계 내용1) 소스 코드2) 핀할당3) 7segment 표시결과4) 결과 분석이번 실험을 하기 전 작성했던 예비보고서에서 설계했던 ... 고장전부 off5) 결과 분석예비보고서에서 설계했던 존슨카운터를 바탕으로 실험을 진행하였다.카운터는 8Hz를 목표로 설계되었으므로 주기는 0.125초이다.

  리포트 | 5페이지 | 2,000원 | 등록일 2014.09.27 | 수정일 2016.03.26

  다운로드 장바구니
• 

  논리회로설계실험 반가산기전가산기설계 결과보고서

  논리회로설계 실험 결과보고서 #2실험 2. 조합 회로 설계-전가산기실험목표전가산기의 동작을 이해하고 진리표를 작성해 본다. ... 또한 Schematic design을 이용하여 전가산기의 논리회로를 구성해 본다. ... 최종적으로 테스트 벤치 코드를 작성하여 시뮬레이션을 통해 전가산기 코드가 정상적으로 작동하는지 확인해 본다.실험 결과 전가산기 회로를 동작적 모델링, 자료 흐름 모델링, 그리고 구조적

  리포트 | 6페이지 | 1,500원 | 등록일 2018.01.10

  다운로드 장바구니
• 

  논리회로실험 12주차 결과보고서

  결 과 보 고 서12주차ALU분반 : 0성명 : 000학번 : 2010000실험일: 0000.00.001. 실험과정[ 실험 1 ]1. ... Quartus Ⅱ에서 ALU의 회로를 작성하고 Modelsim의 결과 파형을 확인한다.앞의 실험 2-1과 같은 형태이다. (입력과 출력 값만 다른 실험)? ... Quartus Ⅱ에서 ALU의 회로를 작성하고 Modelsim의 결과 파형을 확인한다.?

  리포트 | 7페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2014.09.30

  다운로드 장바구니
• 

  논리회로실험 15주차 결과보고서

  결 과 보 고 서15주차P r o j e c t분반 : 0성명 : 000학번 : 2010000실험일: 0000.00.00[ Project ]? ... 실 험 목 적- Counter, Decoder, 7-Segment - LED driver 등 그동안 실험에서 배운 블록을 이용하여 회로 블록을 설계하여 본다.- 기본적인 디지털 로직 ... FPGA에서 Clock divider 없이 프로그래밍 했을 경우 눈으로 변화를 감지 못할 정도로 빠르게 움직여 마치 모든 7-segment-LED가 모두 켜져 있는 결과가 나오므로

  리포트 | 5페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2014.09.30

  다운로드 장바구니
• 

  논리회로실험 7주차 결과보고서

  결 과 보 고 서7주차Decoder / Encoder /7-segment LED분반 : 0성명 : 000학번 : 2010000실험일: 0000.00.001. ... 실험과정[ 실험 1 ]1. 4x2 encoder의 회로를 구현하기 위해 Quartus Ⅱ를 이용하여 구현하고, Modelsim 값과 DE2-115에서의 동작을 확인한다.? ... 값을 얻을 수 있다.[ 실험 3 ]1. 7-segment LED의 회로를 구현하기 위해 Quartus Ⅱ를 이용하여 구현하고, Modelsim 값과 DE2-115에서의 동작을 확인한다

  리포트 | 8페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2014.09.30

  다운로드 장바구니
• 

  논리회로실험 8주차 결과보고서

  결 과 보 고 서8주차Latch / Flip Flop분반 : 0성명 : 000학번 : 2010000실험일: 0000.00.001. ... 실험과정[ 실험 1 ]1.D latch의 회로를 구현하기 위해 Quartus Ⅱ를 이용하여 구현하고, Modelsim 값과 DE2-115에서의 동작을 확인한다.? ... 이에 따른 결과를 나타내는 사진이다. enable=0이고, 입력 d=1을 받아 q=0을 출력했으므로, enable=0일 때는 이전 실험과는 달리 d의 값을 저장하여 q로 전달하여 출력하지

  리포트 | 5페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2014.09.30

  다운로드 장바구니
• 

  논리회로실험 실험9 ram 결과보고서

  10주차 결과보고서실험 9 Ram▶실험과정 및 결과◈ 실험1 - 2-bit RAM? ... 분석 :- 실험결과는 예비보고서에 제출한 실험 예상결과와 일치했다.- 임의로 어드레스를 정하고 정한 어드레스를 입력한 후 WE에 0을 입력하여 write 상태로 만든다. ... 분석 :- 실험결과는 예비보고서에 제출한 실험 예상결과와 정확히 일치하지는 않는다.- A를 사용할 때 B는 don’t care일 것이라고 예상했지만 그렇지 않고 항상 특정한 출력을

  리포트 | 9페이지 | 1,000원 | 등록일 2013.09.08

  다운로드 장바구니
• 

  05 논리회로설계실험 결과보고서(조합회로)

  논리회로설계 실험 결과보고서 #5실험 5. 조합회로 설계1. ... ALU는 중앙처리장치의 일부로서 컴퓨터 명령어 내에 있는 연산자들에 대해 연산과 논리 동작을 하는 디지털 회로이다. ... 실험 결과실험 1. 8가지 기능을 가진 ALU 설계- 기능표S2S1S0논리식기능000Y = AA의 전송001Y = A + B가산010Y = A - B감산011Y = A + 1A의 증가100Y

  리포트 | 7페이지 | 3,000원 | 등록일 2014.09.27 | 수정일 2021.04.15

  다운로드 장바구니
• 

  아주대 논리회로실험 실험결과2 CMOS 회로의 전기적 특성 결과보고서

  CMOS 회로의 전기적 특성 결과보고서● 실험 결과 분석실험 1 : Logic Levels & DC Noise MarginsVIN ( 4.5V → 0V ) 일때 VOUT ( 0V → ... 없어서 실험 시작전 예비보고서를 쓰면서도 정확히 개념들이 머릿속에 들어서지를 못했었다. ... 하지만단위가 ns인 만큼 실험의 여러 오차요인들을 따져볼때 그리 큰 오차들도 아니었고 만족할 만한 결과를얻을 수 있었다.

  리포트 | 8페이지 | 1,500원 | 등록일 2014.10.04 | 수정일 2017.08.03

  다운로드 장바구니
• 

  논리회로실험 실험1 basic gate 결과보고서

  2주차 결과보고서실험 1 Basic Gates▶실험과정 및 결과◈ 실험 1 [3-Input AND Gate 과정]- 예비보고서에 작성한 결선도와 같이 회로를 구성하였다.- 74HC08 ... 있었다.◈ 실험 1 [3-Input OR Gate 과정]- 예비보고서에 작성한 결선도와 같이 회로를 구성하였다.- 74HC32 IC칩의 OR게이트 2개를 이용하여 회로를 구성했다.- ... 실험결과 입력 중에diagram에 따라 구성 과정]- 예비보고서에 작성한 결선도와 같이 회로를 구성하였다.- 74HC04, 74HC08, 74HC32 IC칩을 이용하여 diagram과

  리포트 | 9페이지 | 1,000원 | 등록일 2013.09.08

  다운로드 장바구니
• 

  논리회로실험 실험8 counter 결과보고서

  9주차 결과보고서실험 8 Counter▶실험과정 및 결과◈ 실험 1 : 2단 2진 Counter ? 비동기식 Counter? ... 실험결과 예상한 것과 다른 실험 결과를 얻을 수 있었다.? 예비보고서에 작성한 예상 실험결과에서는 모든 LED가 꺼진 구간이 있을 것이라고 예상했다. ... 분석 :- 실험결과는 예비보고서에 제출한 실험 예상결과와 일치하지 않았다.- 실험예상에서 모든 LED가 꺼지는 구간이 있을 것이라고 예상했지만 그런 구간은 없이 세 LED가 순차적으로

  리포트 | 9페이지 | 1,000원 | 등록일 2013.09.08

  다운로드 장바구니