"test bench" 검색결과 141-160 / 557건

• 

  전자전기컴퓨터설계2_HBE-COMBO ll VerilogHDL 실습7[예비레포트]

  Bench code는 아래 그림 13~14와 같다.그림 SEQ 그림 \* ARABIC 13 PIEZO Test Bench code_1그림 SEQ 그림 \* ARABIC 14 PIEZO ... Test Bench code_2PIEZO를 Simulation한 결과는 아래 그림 15와 같다.그림 SEQ 그림 \* ARABIC 15 PIEZO SimulationPIEZO code를 ... PIEZO Verilog code_3그림 SEQ 그림 \* ARABIC 12 PIEZO Verilog code_4PIEZO Verilog code를 Simulation하기 위한 Test

  리포트 | 14페이지 | 1,000원 | 등록일 2017.10.19

  다운로드 장바구니
• 

  유산균 분리 및 배양 배지제조(MRS plates contaning CaCO3)

  MRS Broth, Agar powder, CaCO3, 증류수, 유산균 및 배양액(망성쌀막걸리),NaCl기구 및 기자재 멸균피펫(1,10ml), 멸균시험관(cap tube) 또는 테스트튜브 ... 팁(200μl, 1000μl), 시약 스푼, 삼각 flask(250㎖), 마그네틱 바, Hot plate and stirrer, 메스실린더, Autoclave(멸균기),Clean bench ... tube에 피펫으로 기벽을 따라 천천히 기포가 생기지 않도록 분주한다.④ Auto clave에 배지가 담긴 Test tube들을 넣고 Auto clave를 작동시킨다.

  리포트 | 2페이지 | 1,500원 | 등록일 2018.03.20

  다운로드 장바구니
• 

  전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습6 [예비레포트]

  Bench_1그림 SEQ 그림 \* ARABIC 7 4-bit up counter Test Bench_24-bit up counter를 Simulation한 결과는 아래 그림 8과 ... up counter를 Simulation 하기 위한 TestBench code는 아래 그림 6,7 과 같다.그림 SEQ 그림 \* ARABIC 6 4-bit up counter Test

  리포트 | 9페이지 | 1,000원 | 등록일 2017.10.19

  다운로드 장바구니
• 

  verilog 나눗셈기 곱셈기 보고서

  즉 단 한번만 나눗셈이 실행되고 다시는 실행되지 않는다.Verilog Coding (Main part + Test bench(정상동작) + Testbench(오버플로우))`timescale

  리포트 | 35페이지 | 2,000원 | 등록일 2018.12.27

  다운로드 장바구니
• 

  서울시립대학교 전자전기컴퓨터설계실험2 제11주 Lab10 Pre

  Simulation 조건에 맞게 Source Code를 수정해준다.Modified Test Bench CodeSimulation of Digital Watch CalibrationSimulation ... Bench Source Code가 생성되었음을 알 수 있다. ... 할당했다.calib_flag는 시간을 수정하기 전 setting mode로 진입하기 위한 것으로, bus switch 1을 할당했다.Behavioral Simulation기본적인 Test

  리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04

  다운로드 장바구니
• 

  8BIt Select Adder

  8Bit Select AdderFull_adder 소스그림Mux 소스 그림Select Adder 소스 그림8Bit Select Adder 소스 그림Test Bench 소스 그림8Bit ... Select Adder 설계를 위한 소스를 모델심으로 설계하였다.그리고 Test Bench 파일에 임의로 8Bit 숫자의 A,B 각 3개씩 정해주었다.00110101 10001101

  리포트 | 3페이지 | 1,500원 | 등록일 2015.12.07 | 수정일 2015.12.10

  다운로드 장바구니
• 

  균수 측정법의 이해 및 생균수 측정

  methods(1) Materials- 시 료 : 미지의 시료 4개- 기 구 : Pipette 1000 , 100 , 멸균된 pipette tip, 멸균된 petri dish, 멸균된 test ... 그 차이의 원인에 대해 고찰해보자면, 원래 이 실험은 clean bench에서 진행되어야 하지만 여러 이유로 일반 책상 위에서 진행되었기 때문에 분주 또는 도말하는 동안 공기 또는 ... 멸균된 spreader, 알코올 분무기, 알코올램프- 시 약 : Agar, broth, 등장액- 기 기 : Autoclave, incubator, vortex mixer, clean bench

  리포트 | 6페이지 | 1,500원 | 등록일 2019.02.28

  다운로드 장바구니
• 

  하면 발효 효모 현탁액 접종

  , platinum loop, 알코올 램프, 테스트튜브, 70% 알코올 분무기, para flim, 네임펜, incubator4.실험방법 (Methods)①시료(하면 발효 효모 현탁액 ... 및 기구 (Materials and Apparatus)배지 및 시약 PDA agar plate, 10³하면 발효 효모 현탁액, 0.85% 멸균 생리식염수기구 및 기자재 clean bench

  리포트 | 2페이지 | 1,500원 | 등록일 2018.03.20

  다운로드 장바구니
• 

  미생물 접종 배양: plate 접종법, serial dilution, 균수 측정, 활성 검사(API 20NE test, API ZYM test)

  Streaking실험 전 Clean bench 내부를 알코올을 닦고 알코올 램프를 켠다. LB 평판배지의 밑면에 날짜, 이름, 균주명, 조를 기재한다. ... 하지만 API TEST는 동정용 제품이 아니라 연구용 제품이고 특정 균의 범위 내에서만 실험가능하고 데이터베이스에 있지 않는 균은 확인이 불가gy ... b-glucosidase, protease의 활성을 갖고 glucose, mannose, gluconate, malate를 이용해 동화작용을 할 수 있는 균주라는 것을 API 20NE test를

  리포트 | 7페이지 | 1,500원 | 등록일 2019.04.12 | 수정일 2019.05.19

  다운로드 장바구니
• 

  16Bit Carry Look Ahead Adder

  Bench 소스 그림16Bit Carry Look Ahead Adder 설계를 위한 소스를 모델심으로 설계하였다.그리고 Test Bench 파일에 임의로 16Bit 숫자의 A,B ... generation function과 Carry propagation function을 정의한 소스 그림Carry Look Ahead 소스 그림16Bit Carry Look Ahead 소스 그림Test

  리포트 | 3페이지 | 1,500원 | 등록일 2015.12.07 | 수정일 2015.12.10

  다운로드 장바구니
• 

  verilog이용한 자판기설계 코드

  verilog를 이용하여 구조적 vending machine 설계입력부 중간부 출력부로 구성되어 있으며 각 구조마다 test bench로 module별 test하나의 완전한 구조로

  리포트 | 2,000원 | 등록일 2015.11.26 | 수정일 2015.12.04

  다운로드 장바구니
• 

  전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습 [예비레포트]

  Bench 코드_1그림 SEQ 그림 \* ARABIC 25 1-bit Full Adder Test Bench 코드_2그림 SEQ 그림 \* ARABIC 26 1-bit Full Adder ... Fixture 선택올바른 Verilog 코드 작성 후(그림24, 25) 저장 및 시뮬레이션(그림26)그림 SEQ 그림 \* ARABIC 24 1-bit Full Adder Test ... 입력 후(그림23) 다시 Compile그림 SEQ 그림 \* ARABIC 23 1-bit Full Adder 포트이름 및 핀번호 입력 코드New source 에서 Verilog Test

  리포트 | 27페이지 | 1,000원 | 등록일 2017.10.19

  다운로드 장바구니
• 

  미생물학실험 Antimicrobial susceptability test Pre+Post

  실험 주제- Antimicrobial Susceptability Test.2. 실험 목적- 미생물의 항생제 저항을 관찰 할 수 있다.3. ... salmonella wild type, salmonella+Fet RA, LBA plate 4개, 면봉, 핀셋, 알코올램프(2) 실험방법 (Incubation 전 단계까지 실험은 Clean bench에서

  리포트 | 3페이지 | 1,000원 | 등록일 2016.08.25

  다운로드 장바구니
• 

  adder 설계

  Bench 소스 그림16Bit Carry Look Ahead Adder 설계를 위한 소스를 모델심으로 설계하였다.그리고 Test Bench 파일에 임의로 16Bit 숫자의 A,B ... 8Bit Select AdderFull_adder 소스그림Mux 소스 그림Select Adder 소스 그림8Bit Select Adder 소스 그림Test Bench 소스 그림8Bit ... Select Adder 설계를 위한 소스를 모델심으로 설계하였다.그리고 Test Bench 파일에 임의로 8Bit 숫자의 A,B 각 3개씩 정해주었다.00110101 10001101

  리포트 | 6페이지 | 1,500원 | 등록일 2015.01.22 | 수정일 2015.12.08

  다운로드 장바구니
• 

  [HDL-Verilog] D F/F, 8bit register, 8bit shift register

  Verilog Code▶D-Flip Flop▶Test Bench▶8-bit register▶Test Bench▶8-bit shift register▶Test Bench4. ... 또, 주기적인 clk의 값을 Test bench에 만들려면 각각 5ns마다 0과 1을 반복하여 만드는 수작업이 필요 한데 이는 always #5 clk=~clk;라는 문구를 통해서

  리포트 | 7페이지 | 1,000원 | 등록일 2015.06.05

  다운로드 장바구니
• 

  디지털 알람시계 설계 보고서 - 디지털회로설계및언어

  개선점 및 문제점1) test_bench 3의 검증을 시도해 보았지만 실제 결과와 다소 다르게 나왔다.2) simulation8(test_bench 8)결과 시뮬레이션에서 아래의 사항들을

  리포트 | 15페이지 | 3,500원 | 등록일 2017.11.16

  다운로드 장바구니
• 

  전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습2 [예비레포트]

  (Test Bench) 모듈 : HDL 모델을 시뮬레이션하기 위한 Verilog 모듈 (그림6)그림 SEQ 그림 \* ARABIC 6 테스트벤치 모듈그림6의 보라색 : DUT에 인가될 ... 개요Verilog HDL의 모듈그림 SEQ 그림 \* ARABIC 4 Verilog HDL의 모듈그림 SEQ 그림 \* ARABIC 5 Verilog HDL의 모듈Verilog HDL 모델링테스트벤치

  리포트 | 19페이지 | 1,000원 | 등록일 2017.10.19

  다운로드 장바구니
• 

  VHDL DFF소스,시뮬레이션,설명

  테스트할 entity 입력 d, rst , clk 출력 q 에 테스트시 값을 주기위한 신호선DFF_tb (test bench) Source 테스트 값 입력 입력값 d, rst , clk ... Clock 이 event 가 발생 , 값 ‘1’ = postive edge = 출력값은 입력값이 출력DFF_tb (test bench) Source 앞에서 만든 DFF 소스를 끌어들인다

  리포트 | 10페이지 | 1,000원 | 등록일 2014.12.18

  다운로드 장바구니
• 

  자판기설계원리 모듈별 코드분석.

  )테 스 트자판기 테스 트 테스트 값 Coin : 1000 상품 : 100 상품 개수 : 2 개 잔돈 반환 .자판기 test bench자판기 (simulation) 1 . ... bench)1 . ... bench)Coin 선택 module (simulation) 1 .

  리포트 | 37페이지 | 1,500원 | 등록일 2015.11.26

  다운로드 장바구니
• 

  d 플립플랍 8비트레지스터

  D-flip flops D_FF Library IEEE; use IEEE.std_logic_1164.all; entity d_ff is port( D, CLK : in std_logic; Q, Qbar : out std_logic ); end d_ff; architec..

  리포트 | 5페이지 | 1,500원 | 등록일 2012.10.30 | 수정일 2014.08.14

  다운로드 장바구니