"test bench" 검색결과 161-180 / 557건

• 

  전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습3 [결과레포트]

  Bench_1그림 SEQ 그림 \* ARABIC 14 4bits Ripple Carry Subtractor Test Bench_2그림 SEQ 그림 \* ARABIC 15 4bits ... 4bitRippleCarrySubtractor를 iMPACT로 구동하기입력X :림 13,14,15와 같다.그림 SEQ 그림 \* ARABIC 13 4bits Ripple Carry Subtractor Test

  리포트 | 31페이지 | 1,000원 | 등록일 2017.10.19

  다운로드 장바구니
• 

  [화학생물공정실험]Application of Energy Losses in Bends

  또한 d는 test pipe의 지름[m]이고, v는 속도이다.마. ... Gate valve를 닫고 bench valve와 flow control valve를 완전히 열어준다. ... Bench control valve를 이용하여 flow를 조절하고 주어진 flow rate에 대하여 정압계의 level을 측정한다.

  리포트 | 16페이지 | 4,800원 | 등록일 2017.10.24 | 수정일 2020.08.05

  다운로드 장바구니
• 

  디지털 논리회로 보고서 ( sequence detector)

  bench coding을 하면 다음과 같고, 이를 simulation해 봄으로써, coding한 것과 설계 해본 moore state graph와 같은 결과를 얻을 수 있음을 알 ... 1S0S1S00S1S1S20S2S3S00S3S1S21이를 이용해서 Moore state table과 graph를 그려보면 다음과 같다.이를 코딩해보면 다음과 같다.이를 확인하기 위해서 test

  리포트 | 3페이지 | 1,000원 | 등록일 2017.01.06

  다운로드 장바구니
• 

  Oxidase test and Catalase test

  , oxidase, starch, indole, urea,등의 테스트를 통해서 대략적인 속 단계까지 조합이 가능하고, 부분적으로 tween80 , Nitrate reductase test등을 ... 균주의 동정법은 고전적인 방법인 형태적인 관찰과 그람염색, 그리고 생화학적 테스트를 통해서 균주를 동정하는 방법이 있으며 생화학적 테스트에서 우선적으로 MR-VP 테스트와 catalase ... 실험방법① 멸균된 공간인 clean bench에서 대장균과 loop를 준비한다.② 슬라이드글라스 표면으로 agar 배지가 제외된 대장균을 loop를 이용하여 옮긴다.② 3% 과산화수소수를

  리포트 | 5페이지 | 1,500원 | 등록일 2016.11.07

  다운로드 장바구니
• 

  전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습2 [결과레포트]

  (Test Bench) 모듈 : HDL 모델을 시뮬레이션하기 위한 Verilog 모듈 (그림6)그림 SEQ 그림 \* ARABIC 6 테스트벤치 모듈그림6의 보라색 : DUT에 인가될 ... 개요Verilog HDL의 모듈그림 SEQ 그림 \* ARABIC 4 Verilog HDL의 모듈그림 SEQ 그림 \* ARABIC 5 Verilog HDL의 모듈Verilog HDL 모델링테스트벤치

  리포트 | 22페이지 | 1,000원 | 등록일 2017.10.19

  다운로드 장바구니
• 

  운동측정평가(power,strength,flexibility,agility,balance)

  ●The Maximum Bench Press Test1.적은 무게로 몇 번을 연습하면서 근육을 풀어준다.2.위험상황을 대비해 보조자 1~2명과 같이 테스트를 실시한다.3.시작은 나의 ... ●근지구력(Muscular Endurance) 측정방법대표적인 평가방법은 Push-up Test 와 Squat Endurance Test가 있다.3.Agility(민첩성)? ... 왕복달리기는 지구성을 측정하는 테스트의 성격이 강하기 때문에 실제로 민첩성을 측정하는 체력테스트로는 ‘side-step’가 가장 많이 사용된다.

  리포트 | 12페이지 | 1,500원 | 등록일 2015.11.30

  다운로드 장바구니
• 

  디지털논리회로verilog(full adder, 4bit full adder, comparator, 4bit comparator)

  bench를 만들어서 simulation을 해보았다. ... 일렬로 쭉 배열하면 S=X+Y의 값을 얻을 수 있는 것이다.이를 verilog로 코딩을 해보면 다음과 같다.이를 simulation해본 결과 아래의 사진과 같고, 임의의 값을 넣어서 test

  리포트 | 6페이지 | 1,000원 | 등록일 2017.01.06

  다운로드 장바구니
• 

  유산균 분리 및 배양 배지제조(BCP-MRS plates contaning CaCO3)

  glass smearing bong), 시약 스푼, 삼각 flask(250㎖), 마그네틱 바, Hot plate and stirrer, 메스실린더, Autoclave(멸균기),Clean bench ... Dry단계 (5분 소요)6.Auto clave는 멸균을 완료(end)하였으나 압력이 빠지는 단계 (밸브개방)⑤ BCP-MRS 배지는 Water Bath 45℃ 보관, MRS 배지가 담긴 test ... CaCO3, 증류수, 유산균 및 배양액(망성쌀막걸리),NaCl기구 및 기자재 백금이(inoculating loop), 멸균피펫(1,10ml), 멸균시험관(cap tube) 또는 테스트튜브

  리포트 | 4페이지 | 1,500원 | 등록일 2018.03.20

  다운로드 장바구니
• 

  Agar well diffusion assay

  Abstract이번 실험에서는 Antimicrobial test의 방법 중 하나인 Agar well diffusion assay 방법을 이용하여 항생물질의 항균력을 측정해보는 것이 ... 이렇게 생성된 well에 테스트하고자 하는 항균물질을 loading하고 well 주변에서 생성되는 clear zone 생성 유무와 크기를 비교하여 항균력을 시험할 수 있다. ... 그 다음 clean bench에서pH 조절 상등액, pH 미 조절 상등액, Fresh MRS media를 볼텍싱하고 마이크로 피펫을 이용하여 3개의 Well에 각 각 100μl 넣어준다

  리포트 | 10페이지 | 1,500원 | 등록일 2019.01.09 | 수정일 2023.04.04

  다운로드 장바구니
• 

  전전컴설계실험2-4주차예비

  Half-Adder의 Test Bench 파일을 생성한다.8.Test Bench 파일에 입력 변수의 조건을 설정해주고, Simulation Runtime조정 뒤에 Test Bench ... Full-Adder의 Test Bench 파일을 생성한다.8.Test Bench 파일에 입력 변수의 조건을 설정해주고, Simulation Runtime조정 뒤에 Test Bench ... Bench 파일을 생성한다.8.Test Bench 파일에 입력 변수의 조건을 설정해주고, Simulation Runtime조정 뒤에 Test Bench 파일에 대한 시뮬레이션을 시작한다

  리포트 | 10페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

  다운로드 장바구니
• 

  VHDL 코딩 소스 가산기 + 반가산기 결과보고서 디지털시스템 설계

  활동내용1) 소스코드- 반가산기 Bit 파일 생성- 전가산기 Bit 파일 생성- 반가산기 Test Bench- 전가산기 Test Bench2) 시뮬레이션- 반가산기- 전가산기3) 에뮬레이션

  리포트 | 6페이지 | 1,500원 | 등록일 2014.10.15

  다운로드 장바구니
• 

  전전컴설계실험2-9주차예비

  Test Bench 파일에 입력 변수의 조건을 설정해주고, Simulation Runtime조정 뒤에 Test Bench 파일에 대한 시뮬레이션을 시작한다.9. ... Test Bench 파일에 입력 변수의 조건을 설정해주고, Simulation Runtime조정 뒤에 Test Bench 파일에 대한 시뮬레이션을 시작한다.9. ... Test Bench 파일에 입력 변수의 조건을 설정해주고, Simulation Runtime조정 뒤에 Test Bench 파일에 대한 시뮬레이션을 시작한다.9.

  리포트 | 10페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

  다운로드 장바구니
• 

  Quartus II와 Modelsim 사용법 및 FPGA를 이용한 검증 결과

  Not Gate 한 개 사용한 Schematic 의 Simulation 결과 값 확인1) Test Bench 내용[ 사진 ] 문제1 Test Bench2) Wave 결과 확인[ 사진 ... Schematic 이용해서 설계한 뒤 Test Bench 내용 수정하고 결과 값 확인1) Schematic 이용하여 회로 설계[ 사진 ] 문제 2 회로2) 문제 2 Test Bench ... 또 값을 변화 시킨다는 문법(3) X는 입력 값을, Y는 출력 값을 의미한다.(4) Initial begin X의 값은 0 이다.* Test Bench 설정- 위에 내용에서의 test

  리포트 | 6페이지 | 2,000원 | 등록일 2014.01.06

  다운로드 장바구니
• 

  논리회로실험) 부울대수의 간소화(1) 결과보고서

  '+A'B'C Test Bench[ 사진 ] Test Bench Compilation①과정 4 : F = AB' + A'B'C 에 대한 Schematic을 ModelSim을 이용하여 ... LEDR(red)[0],[2] , LEDG(green) : on[ 사진 ] S=B'(A+C) 에 대한 Test bench[ 사진 ] Test bench Compilation ②과정 ... bench- 간소화 전 F (왼쪽) 식과 간소화 후 S (오른쪽) Wave* 파형 분석- 위에서 프로그램한 test bench 는 15ns 마다 입력 값이 바뀌도록 설정을 하였다.

  리포트 | 9페이지 | 2,000원 | 등록일 2014.01.06

  다운로드 장바구니
• 

  전전컴설계실험2-7주차예비

  Test Bench 파일에 입력 변수의 조건을 설정해주고, Simulation Runtime조정 뒤에 Test Bench 파일에 대한 시뮬레이션을 시작한다.9. ... Test Bench 파일에 입력 변수의 조건을 설정해주고, Simulation Runtime조정 뒤에 Test Bench 파일에 대한 시뮬레이션을 시작한다.9. ... Test Bench 파일에 입력 변수의 조건을 설정해주고, Simulation Runtime조정 뒤에 Test Bench 파일에 대한 시뮬레이션을 시작한다.9.

  리포트 | 15페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

  다운로드 장바구니
• 

  전전컴설계실험2-4주차결과

  Full-Adder의 Test Bench 파일을 생성한다.8.Test Bench 파일에 입력 변수의 조건을 설정해주고, Simulation Runtime조정 뒤에 Test Bench ... Full-Adder의 Test Bench 파일을 생성한다.8.Test Bench 파일에 입력 변수의 조건을 설정해주고, Simulation Runtime조정 뒤에 Test Bench ... Bench 파일을 생성한다.8.Test Bench 파일에 입력 변수의 조건을 설정해주고, Simulation Runtime조정 뒤에 Test Bench 파일에 대한 시뮬레이션을 시작한다

  리포트 | 15페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

  다운로드 장바구니
• 

  2주차 결과 보고서 Full Adder

  Bench 코드 [ Test Bench는 위의 3가지 Modeling에 공통이다. ]----------------------------------------------------- ... Bench이므로 내용 없음.end tb_Fulladder;architecture behavior of tb_Fulladder is -- Test Bench의 실제 동작 내용component ... Bench에서만 사용할 내부 signal 선언signal tb_Cin : std_logic; FullAdder의 signal이 모두 std_logic이므로signal tb_Sum

  리포트 | 6페이지 | 1,000원 | 등록일 2014.03.26

  다운로드 장바구니
• 

  미생물학 실험 LB, MRS 배지

  Aluminum foil (알루미늄 호일)Erlenmeyer flask 2ea (삼각 플라스크)rack (시험관 꽃이)Weighing paper (유과지)reagent spoon (시약 스푼)test ... Clean bench에서 일회용 페트리 디시를 포장지에서 꺼냈다.? 페트리 디시 5개에 밑면이 덮어질 정도만 배지를 부었다.? ... tube 20ea (시험관)시험관 마개피펫에이드전자렌지 or 골로Clean bench장갑, 메스 실린더저울Tryptone 2gYeast extract 1gSodium chloride

  리포트 | 11페이지 | 5,000원 | 등록일 2017.06.25

  다운로드 장바구니
• 

  전전컴설계실험2-11주차 결과

  Test Bench 파일에 입력 변수의 조건을 설정해주고, Simulation Runtime조정 뒤에 Test Bench 파일에 대한 시뮬레이션을 시작한다.9. ... Test Bench 파일에 입력 변수의 조건을 설정해주고, Simulation Runtime조정 뒤에 Test Bench 파일에 대한 시뮬레이션을 시작한다.9. ... Text LCD (학번,이름) 의 Test Bench 파일을 생성한다.8.

  리포트 | 21페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

  다운로드 장바구니
• 

  전전컴설계실험2-10주차 예비

  Test Bench 파일에 입력 변수의 조건을 설정해주고, Simulation Runtime조정 뒤에 Test Bench 파일에 대한 시뮬레이션을 시작한다.9. ... Test Bench 파일에 입력 변수의 조건을 설정해주고, Simulation Runtime조정 뒤에 Test Bench 파일에 대한 시뮬레이션을 시작한다.9. ... Simulation을 통해 실험 예상값을 확인한다..7. 7Segment With Piezo 의 Test Bench 파일을 생성한다.8.

  리포트 | 10페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

  다운로드 장바구니