"디지털 논리 설계" 검색결과 161-180 / 3,829건

• 

  디지털 논리회로 7장 연습문제 풀이 (생능출판, 김종현)

  리포트 | 24페이지 | 3,000원 | 등록일 2021.04.28

  다운로드 장바구니
• 

  아날로그및디지털회로설계실습 래치와플립플롭

  아날로그 및 디지털회로 설계실습예비 REPORT9. 4-bit Adder 회로 설계분 반교 수 명실험 날짜제출 날짜조학 번이 름요약 : 순차식 논리회로의 기본 소자인 래치와 플립플롭의 ... 참고문헌- 아날로그 및 디지털회로 설계실습 교재 ... 서론순차식 논리회로의 기본 소자인 래치와 플립플롭의 여러 종류에 대한 기능의 차이를 알아보고 동작 조건을 확인한다.2. 실험결과1-3.

  리포트 | 3페이지 | 1,000원 | 등록일 2021.12.15

  다운로드 장바구니
• 

  홍익대_디지털논리회로실험_2주차 예비보고서_A+

  디지털 논리실험 및 설계 2주차 예비보고서실험 준비1.1 NAND 7400 게이트, NOR 7402 게이트, XOR 7486 게이트의 datasheet를 확인하시오.7402 NOR

  리포트 | 6페이지 | 1,500원 | 등록일 2024.05.15

  다운로드 장바구니
• 

  디지털 논리회로 6장 연습문제 풀이 (생능출판, 김종현)

  리포트 | 18페이지 | 3,000원 | 등록일 2021.03.29

  다운로드 장바구니
• 

  [A+] 디지털논리회로 VendingMachine

  리포트 | 15페이지 | 4,500원 | 등록일 2021.08.04

  다운로드 장바구니
• 

  디지털 논리 회로 실험 레포트 [AND OR 게이트의 이용]

  디지털 논리 설계프로젝트 1 레포트Ⅰ. 목표불대수와 진리표, 카르노맵 등을 이용하여 주어진 문제를 간소화하고 이를 브레드 보드를 이용하여 구현한다. ... 이 스위치 회로는 새로운 정책이 통과되었을 때, 불이 켜지도록 설계되어 있다. 4개의 입력과 하나의 LED 출력을 가지는 논리 회로를 설계해라.Ⅲ. 준비물1. ... 따라서 효율적인 회로 설계를 위해ABC+CD를 NAND gate로 표현한 논리 회로를 바탕으로 회로를 구현한다.Ⅴ.

  리포트 | 9페이지 | 1,000원 | 등록일 2020.01.03

  다운로드 장바구니
• 

  디지털 및 순서 논리 회로 프로젝트

  디지털논리 - 순서논리 회로 프로젝트⊙ 요구 사항 (과제 목표 및 개념도)⊙ 배경 지식 (용어 정리: 순차회로, 무어 머신 등..)⊙ 설계 내용? 상태 정의와 상태 전이? ... 디지털 논리회로[한빛 아카데미] ( 동기 순서논리회로, 비동기 순서논리회로) ... 회로도* 과제를 통해 배운 점동기 순서 논리회로를 설계하는 방법을 알게 되었다.

  리포트 | 6페이지 | 2,500원 | 등록일 2021.07.02

  다운로드 장바구니
• 

  두더지 잡기 verilog with BGM ( A+ 프로젝트 결과물, 논리회로실험, 디지털시스템실험 )

  디지털 시스템 실험 ( 논리 설계 실험 ) 최종 프로젝트 과제입니다.두더지 잡기 게임이며, 게임 시작과 동시에 음악도 재생됩니다.A+ 받았으며 퀄리티 보장합니다.

  리포트 | 1페이지 | 10,000원 | 등록일 2020.11.14 | 수정일 2020.11.19

  다운로드 장바구니
• 

  디지털 시스템 설계 및 실습 업다운 카운터 설계 verilog

  실습목적동기식 카운터는 순차논리회로에서 예제로 가장 많이 사용된다. ... 일상생활에서는 10진수를 주로 사용하므로, 이 실습에서는 10진수를 2진수로 표현하는 BCD 카운터를 설계한다. ... BCD카운터는 0에서 9까지 카운트 하므로 앞에서 설계한 UP-Down 카운터와 마찬가지로 10개의 상태를 정의하고, 클럭의 상승 에지에서 1씩 증가하도록 한다.

  리포트 | 4페이지 | 1,000원 | 등록일 2021.03.24

  다운로드 장바구니
• 

  BCD가산기 verilog 설계

  제목BCD 가산기 설계실습 목적BCD는 디지털에서 사용하는 2진 코드를 이용해 10진수를 표현한 값이다. ... 일상생활에서는 10진수를 사용하지만 디지털 연산은 2진수를 기반으로 하므로, 디지털 연산에 의한 결과는 10진수로 변환되어야 한다. ... 이 실습에서는 BCD로 입력되는 두 수를 더한 2진 결과를 다시 BCD로 출력하기 위해 BCD로 변환하는 과정을 실습한다.실습 내용실습결과Verilog설계- BCD 가산기의 Verilog

  리포트 | 2페이지 | 2,000원 | 등록일 2020.12.19

  다운로드 장바구니
• 

  클럭분주회로설계 verilog 설계

  제목클럭 분주회로 설계실습 목적많은 디지털 회로에서 클럭을 분주하여 사용한다. ... 클럭을 분주하는 방법은 다양하지만, 이번 실습에서는 순차논리회로에 의해 상태를 정의하고 일정한 조건에 의해 상태가 천이되도록 클럭 분주회로를 설계함으로써 순차논리회로를 설계하는 절차를 ... 배운다.실습 내용실습결과Verilog, VHLD설계1.

  리포트 | 2페이지 | 2,000원 | 등록일 2020.12.19

  다운로드 장바구니
• 

  서강대학교 21년도 디지털논리회로실험 3주차 결과레포트 (A+자료) - Decoder, 7-Segment Display

  디지털논리회로실험 3주차 실험 보고서목적- 일반적인 binary decoder와 encoder의 동작 원리를 이해한다.- 7-segment decoder의 동작원리를 이해한다.- 표시장치 ... 값을 원하는 대로 바꿔 각각의 패턴을 출력한다면, 4개의 디스플레이가 마치 동시에 켜지고 있는 것처럼 보일 수 있다.설계과제STEP 13~ STEP18에 해당하는 설계과제.STEP ... DIO0와 DIO1에 디지털값을 입력해주었더니,표7의 진리표에 맞게끔 7-segment display가 출력되는 모습을 확인할 수 있었다.VHDL을 이용한 구현 (optional)

  리포트 | 34페이지 | 2,000원 | 등록일 2022.09.18

  다운로드 장바구니
• 

  [결과레포트] 기본 논리게이트(AND, OR, NOT 게이트) 회로실험

  Experimental Result Report 교과목디지털회로설계담당교수소속경상대학교 공과대학 제어계측공학과학번성명조조조원실험일시2019년 월 일제출일2019년 월 일실험제목1. ... 게이트 회로를 구성하고, 입력상태에 따라 출력 전압을 오실로스코프로 측정하시오.입력출력AY0[V]15[V]074047406 (측정실패)입력출력AY0[V]15[V]0(5)그림과 같은 논리 ... 진리표, 놀리회로, 부울 대수를 표현할 수 있는 능력을 배양한다.2 관련이론디지털의 값?

  리포트 | 5페이지 | 1,500원 | 등록일 2019.12.10

  다운로드 장바구니
• 

  서강대학교 디지털논리회로실험 - 실험 7. Finite State Machines 결과 보고서

  디지털논리회로실험결과 보고서[8주차]실험 7. Finite State Machines1. ... 4에서는 카운터를 설계하였다. ... 대개 mealy type으로 FSM을 설계하면 moore type으로 설계했을 때보다 더 적은 상태를 가지도록 할 수 있지만 이번 실험을 통해 항상 그렇지는 않음을 확인할 수 있었다.과정

  리포트 | 10페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

  다운로드 장바구니
• 

  9. 4-bit Adder 회로 설계 예비보고서 - [아날로그및디지털회로설계실습 A+ 인증]

  실습을 위한 이론적 배경:부울대수는 논리학을 수학적으로 해석하기 위해 제안되었으며 현대 디지털 시스템의 수학적 바탕이 되었다. ... 실습 목적- 조합논리회로의 설계 방법을 이해하고 조합논리회로의 한 예로 가산기 회로를 설계한다.3. ... 아날로그 및 디지털 회로 설계 실습-실습 9 예비보고서-4-bit Adder 회로 설계소속중앙대학교 전자전기공학부담당 교수님*** 교수님제출일2021.11.11(목)분반, 조**분반

  리포트 | 10페이지 | 1,000원 | 등록일 2022.10.30 | 수정일 2023.01.03

  다운로드 장바구니
• 

  디지털 시스템 설계 및 실습 클럭 분주회로 설계 verilog

  클럭을 분주하는 방법은 다양하지만, 이번 실슴에서는 순차논리회로에 의해 상태를 정의하고 일정한 조건에 의해 상태가 전이되도록 클럭 분주회로를 설계함으로써 순차논리회로를 설계하는 절차를 ... 실습목적많은 디지털 회로에서 클럭을 분주하여 사용한다.

  리포트 | 4페이지 | 2,500원 | 등록일 2021.03.24

  다운로드 장바구니
• 

  서강대학교 디지털논리회로실험 레포트 5주차

  이론3-1) 비교회로(comparators)디지털 컴퓨터 시스템 및 장치의 설계과정에서 두 개의 이진수의 비교를 통해 프로그램 및 논리의 흐름을 결정하는 것은 매우 일반화된 동작이다 ... D는 A와 B의 배타적 논리합을 해 주고, Bout은 A의 inverse와 B를 논리곱 연산해 준다면 half-subtractor를 만들 수 있다.3) 위 검토사항을 ADSU4의 datasheet에서 ... 이진수는 두 개의 숫자만을 이용한 수 체계로 0과 1을 기호로 사용하며 디지털 신호에 기본적으로 사용된다.

  리포트 | 25페이지 | 1,000원 | 등록일 2020.08.12 | 수정일 2020.08.26

  다운로드 장바구니
• 

  서강대학교 21년도 디지털논리회로실험 8주차 결과레포트 (A+자료) - Shift Register, Multiplier, 4-digit 7-segment display

  디지털논리회로실험 8주차 실험 보고서목적-Shift registers의 구조와 동작원리를 이해한다. ... -Multiplier 설계를 통해 shift register의 활용방법을 익힌다.-4-digit 4-segment display의 구동원리를 이해하고 활용을 위한 회로를 설계한다.이론2 ... 그렇다면 곱셈의 과정은 LP/MPLY의 LSB와 MCND를 논리적으로 곱한 값과 HP를 곱해서 5-bit F(4:0)를 연산한 후에, F(4:1)은 HP로 load시키고, F(0)는

  리포트 | 33페이지 | 2,000원 | 등록일 2022.09.18

  다운로드 장바구니
• 

  서강대학교 21년도 디지털논리회로실험 7주차 결과레포트 (A+자료) - Counter, State Machine, State Diagram

  디지털논리회로실험 7주차 실험 보고서목적- Counter의 구조와 동작 원리를 이해한다. ... CountersCounter는 clock에 의해 cycle을 반복하는 순차 논리회로이다. ... (비동기/동기 counters)- State machine을 분석하고 설계할 수 있는 능력을 기른다.

  리포트 | 28페이지 | 2,000원 | 등록일 2022.09.18

  다운로드 장바구니
• 

  서강대학교 21년도 디지털논리회로실험 4주차 결과레포트 (A+자료) - Multiplexer, Tri-State, Exclusive-OR gate

  디지털논리회로실험 4주차 실험 보고서목적-Multiplexer의 동작원리와 활용방법을 이해한다.-Three-state 소자의 동작원리와 활용방법을 이해한다. ... (설계 연습문제)STEP 16:그림16-1그림16-1은 4-channels의 데이터를 mux와 demux를 이용해 전달하는 체계를 보여준다. ... D0 – 7의 1의 개수가 짝수여도, error가 발생했을 때 receiver의 ODD가 1을 출력할 것이다.따라서 이러한 방식으로 통신 중 발생하는 error를 검출할 수 있다.설계과제

  리포트 | 35페이지 | 2,000원 | 등록일 2022.09.18

  다운로드 장바구니