"4논리회로 실험" 검색결과 461-480 / 3,568건

• 

  기초전자설계및실험 예비보고서 JK Flip-Flop과 클락생성

  -실험전 예비보고서를 준비할 때 NOR와 NAND게이트를 조합한 동기식 JK Flip-Flop 논리회로를 구성한다. ... 수동진동자는 고정된 클락을 생성하며 출력단에 분배회로를 구성하여 낮은 주파수를 얻을 수 있다.실험회로 및 시뮬레이션 결과4.1)JK Flip-Flop설계문제 1 : NAND와 NOR게이트 ... JK Flip-Flop의 논리 회로는 그림 9.1과 같다.JK flip-flop operationHYPERLINK "https://en.wikipedia.org/wiki/Flip-flop

  리포트 | 5페이지 | 1,000원 | 등록일 2019.09.29 | 수정일 2019.09.30

  다운로드 장바구니
• 

  디지털회로실험 7-세그먼트, 비동기식 카운터 실험 레포트

  디지털회로실험실험보고서제목 : 7-세그먼트 디코더 및 표시기비동기식 카운터 (4비트 비동기식 상향 카운터)(4비트 비동기식 하향 카운터)(비동기식 2진 · 5진 카운터)1. ... J-K 플립플롭을 사용할 때는 모든 J 입력과K 입력을 논리 1로 하고, T 플립플롭을 사용할 때는 T 입력을 논리 1로 하여 토글(toggle) 상태로 만든다.- 4비트 2진(16진 ... 입력하여 출력을 확인한다.- 4비트 비동기식 하향 카운터 실험(7476)- 4비트 비동기식 하향 카운터 회로는 1111에서 시작하여 15번째 클록펄스의 끝에서 0000으로 감소한다

  리포트 | 10페이지 | 1,500원 | 등록일 2020.12.13

  다운로드 장바구니
• 

  아주대학교 논리회로실험 / 6번 실험 Latch, Flip-Flop 결과보고서

  래치 회로는 궤환 기능이 있어 기본적으로는 플립플롭 회로와 같은 기능을 수행하나, 클록을 사용하지 않는다는 점에서 비동기식 순서 논리회로다. ... 역술하자면 플립플롭은 동기식 순서 논리회로라고 할 수 있겠다. 좀 더 정확히 서술하자면 이들은 클록 신호가 1이 아니면 작동하지 않는다. ... 게이트에 입력하고 2Y를 4번 게이트에 입력한다.5. 3Y를 4번 게이트의 입력으로 대입하고 4Y를 3번 게이트릐 입력으로 대입한다.6. 3Y 4Y의 값을 확인하여 Q와 Q`값을 확인하고SR-래치의

  리포트 | 9페이지 | 1,000원 | 등록일 2021.07.20

  다운로드 장바구니
• 

  서강대학교 디지털논리회로실험 - 실험 3. Decoders and Encoders 결과 보고서

  디지털논리회로실험결과 보고서[3주차]실험 3. Decoders and Encoders1. ... 과정 1-A ~ 1-C에서 각기 다른 방법으로 [표 1]의 진리표를 만족하는 논리 회로를 구현해 보았는데, 같은 논리 기능을 하는 등가 회로라도 구현 방법에 따라 cost와 complexity가 ... [표 4]에 실험을 통해 완성한 priority encoder의 진리표를 나타내었다.[표 4]B.

  리포트 | 10페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

  다운로드 장바구니
• 

  기초전자회로실험_vending machine

  서론-K-map을 이용한 논리 최적화에 대한 설명: K-map(카노프 맵)을 이용하는 방식은 체계적인 2 단 논리함수 최적화 방법 중 입력 변수의 개가 4 개 이하일 때 매우 효율적인 ... 결론 및 토의“실험 시에 발생한 오류들과 각각의 해결 방법을 기술 논리 회로 설계에서 오류를줄이기 위한 방법 제시”: 우선 회로를 연결하기 전에 전류가 정상적으로 흐르는지 확인한다. ... 이렇게 0, 1 그리고 X 로 표시된 K-map 을 논리 최적화에 이용하는데, k-map 에서 값이1 인 인접 사각형들이 2 의 멱승으로 묶여질 때, 즉 다음 4 개중의 하나의 모양을

  리포트 | 11페이지 | 2,000원 | 등록일 2020.12.20 | 수정일 2022.07.18

  다운로드 장바구니
• 

  (기초회로 및 디지털실험) 4비트 전감가산기 설계 [4 bit adder-subtractor]

  디지털실험설계 02.실험제목 : 4비트 전감가산기 설계 [4 bit adder-subtractor]Ⅰ 설계과정4비트 전가산기와 전감산기의 원리를 이해한다.조건 : TTL IC (SN7400 ... Cin을 더해 합 S와 윗자리로의 자리올림 Cout를 출력하는 조합회로이다.전가산기란 컴퓨터 내에서 2진 숫자(비트)를 덧셈하기 위한 논리 회로이다. ... 컴퓨터 내에서 2진 숫자를 덧셈하기 위한 논리 회로의 하나로서 온 덧셈기라고도 하며, 3개의 디지털 입력을 받고, 2개의 디지털 출력을 생성하고, 덧셈해야 할 2개의 비트와 다른

  리포트 | 5페이지 | 1,500원 | 등록일 2021.07.13 | 수정일 2022.02.16

  다운로드 장바구니
• 

  vhid 전가산기 이용 설계 보고서

  이 식은 X, Y, Cin 3비트에 대해 산술 덧셈을 실행하는 조합논리회로이다. ... S = 1, Cout = 0A, B, Cin 중 2개가 1이면 S = 0, Cout = 1A, B, Cin 모두 1이면 S = 1, Cout = 1전가산기 설계 과정을 통해 조합논리회로를 ... S와 C는 다음과 같이 부울 함수로 표현할 수 있다.S와 C의 부울함수전가산기 진리표,논리도를 통한 코딩wire : 회로에서 물리적인 연결선을 나타냄, 게이트 또는 module을 연결reg

  리포트 | 6페이지 | 1,500원 | 등록일 2020.12.11

  다운로드 장바구니
• 

  아날로그 및 디지털회로설계실습 실습8(래치와 플립플롭)결과보고서

  실험결과8-4-1 RS-Latch (NAND) 설계회로도를 참고하여 아래와 같이 RS-Latch를 설계하였다.RSQQB회로를 구성한 다음, 다음 표와 같이 순서에 따라 입출력을 확인하였다.RS사진QQB001101101001110101101110위와 ... 래치와 플립플롭)아날로그 및 디지털 회로 설계실습설계실습 8. 래치와 플립플롭요약 : 순차식 논리회로의 기본 소자인 래치와 플립플롭의 여러 종류에 대해 알아보고 이해한다. ... 설계한 RS-Latch 의 입력을 바꾸어가며 실제 논리표와 일치하게 동작하는지를 확인한다. 이를 통해 래치와 플립플롭의 원리에 대하여 이해할 수 있다.2.

  리포트 | 6페이지 | 1,000원 | 등록일 2020.09.24

  다운로드 장바구니
• 

  논리회로실험_A+결과보고서_6_Latch & Flip-flop

  구성한 회로는 Latch(비트를 저장하는 논리회로)이다. ... 실험 과정 및 결과실험 1) R-S Latch with Enable⇒실험1은 4개의 2-input NAND gate를 1개의 74HC00칩(2-input NAND gate)을 이용하여 ... 회로를 구성하는 실험이었다.

  리포트 | 8페이지 | 1,000원 | 등록일 2020.10.09

  다운로드 장바구니
• 

  중앙대 아날로그 및 디지털 회로 설계 실습 3학년 2학기 논리함수와게이트 예비

  아날로그 및 디지털회로 설계 실습9주차 예비: 논리함수와 게이트전자전기공학부20160000 하대동고릴라1. ... 이 때의 입력단자 전압이 LOW로 인식하는 최대 정격 전압이다.피스파이스를 이용한 실험:회로시뮬레이션 설정위와 같이 시뮬레이션 설정을 마친다.V2 크기에 따른 출력 그래프V _{2} ... binary 디코더의 기능에 대해 설명하고, 그 정의에 따라 진리표를 만들고,4 TIMES 2 회로도를 설계한다.decoder는 부호화된 데이터를 입력으로 받으면 그것을 복호화 시켜

  리포트 | 8페이지 | 1,500원 | 등록일 2020.12.23

  다운로드 장바구니
• 

  아주대학교 논리회로실험 / 8번 실험 Counter 결과보고서

  Counter는 수를 세는 계수능력을 갖는 논리회로로, pulse를 세어서 수치를 연산한다. ... 마찬가지로 논리 다이어그램이 복잡해 실제로 어떠한 연산이 이루어지고 있는지 추적하기는 어렵지만, 이 또한 앞선 2번 실험과 유사한 순환회로로, 플립플롭과 쉬프트 레지스터를 활용함을 ... 4는 실험 3의 출력을 입력으로 받아 해당 값을 7 Segment 핀에 출력으로 나타내는 회로이다.

  리포트 | 8페이지 | 1,000원 | 등록일 2021.07.20

  다운로드 장바구니
• 

  논리회로및실험 레포트

  논리회로및실험 결과레포트20000001 임0000000000학부1. ... 실습결과:4. 고찰:논리 회로를 제대로, 다양한 역할을 가진 상태로 수행하도록 하려면 정말 많은 장비와 기술들이 필요하다는 것을 알게되었다. ... 따라서 RS232 포트 를 통한 통신 실험이 아닌 USB 포트를 이용한 시리얼 통신 실험을 할 수 있는 블록입니다.

  리포트 | 15페이지 | 1,000원 | 등록일 2024.07.14

  다운로드 장바구니
• 

  A+ 중앙대 아날로그및디지털회로설계실습(결과)8. 래치와 플립플롭

  (실험목적과 중요한 결과를 함축적으로 표현한다.)요약 : 순차식 논리회로의 기본 소자인 래치와 플립플롭의 여러 종류에 대한 기능의 차이를 알아보고 동작 조건을 확인하였다. ... 실험결과8-4. ... 결과값이 아래 실험의 결과값과 같은지 비교한다.0V일 때clock 5V일 때8-4-2 Bread Board를 활용한 RS 래치 구현 및 동작(A) 그림 8-1의 회로를 TTL 7400을

  리포트 | 5페이지 | 1,000원 (10%↓) 900원 | 등록일 2022.09.10

  다운로드 장바구니
• 

  제11장 조합논리 예비보고서

  제11장 조합논리-예비보고서-1) 실험의 목표- 조합논리의 설계과정을 이해한다.- 설계된 조합논리회로를 실험한다.- 상용 IC를 이용하여 디코더의 원리를 검증한다.2) 이론 및 실험 ... 가진 함수를 논리회로로구현하기 위해서는 3입력을 가진 AND게이트가 4개 4입력을 가진OR게이트가 1개가 필요하다. ... 조합논리회로를 설계하려면그림 11-1.

  리포트 | 13페이지 | 1,500원 | 등록일 2020.02.11

  다운로드 장바구니
• 

  [디지털실험] 반가산기와 전가산기 예비리포트

  - 실험제목반가산기와 전가산기- 목적(1) 반가산기와 전가산기의 원리를 이해한다.(2) 가산기를 이용한 논리회로의 구성능력을 키운다.- 이론(1) 2진 연산(Binary Arithmetric ... 합 digit와 자리올림 digit의 2개의 digit로 결과가 얻어진다.(2) 반가산기2진 덧셈을 살펴보면 2-입력(A, B)의 논리회로는 exclusive-OR게이트와 같은 출력을 ... 따라서 exclusive-OP 게이트는 때때로 1/4 가산기라 불린다.

  리포트 | 2페이지 | 1,500원 | 등록일 2020.05.21

  다운로드 장바구니
• 

  [서울시립대] 전자전기컴퓨터설계실험2 / Lab04(예비) / 2021년도(대면) / A+

  연속 할당문- assign문을 이용하여 net형 객체에 값을 할당- 우변의 값에 변화(event)가 발생했을 때 좌변의 객체에 값의 할당이 일어남- 단순한 논리 표현을 이용한 조합논리회로 ... nonblocking 할당문에 따라 실행 방식이 달라짐④ 시뮬레이션이 진행되는 동안 무한히 반복 실행됨b. always 구문의 sensitivity_list(감지신호목록)- 조합논리회로 ... 실험 장비 및 재료가. 실험 장비HBE Combo-II SE3.

  리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16

  다운로드 장바구니
• 

  [A+보고서] 회로실험 CMOS-TTL Interface 결과 보고서

  도출되므로 논리적으로 반대가 된다.추가적으로 실험 (3)과 (4)를 통해 sink 방식과 source 방식의 차이점에 대해 알아 봤을때 이 둘 중 어느 방식이 더 편리한가 궁금증이 ... 이는 V = IR 과 같은 공식이 성립하므로 실험(3)의 회로도에서 똑같은 전류가 흐르기 때문에 저항의 값이 커질수록 높은 전압 값을 가지게 된다.- 실험 (4)실험 (4)는 멀티미터를 ... CMOS-TTL Interface회로실험2 2주차 결과보고서?

  리포트 | 6페이지 | 1,000원 | 등록일 2022.12.22 | 수정일 2024.07.21

  다운로드 장바구니
• 

  제11판 기초전자공학실험/ 실험3. 직렬 및 병렬 다이오드 구조

  V_{ R} = 4.3V4) 양논리 AND 게이트a. ... 실험목적실험장비3. 이론개요4. 실험 내용 및 결과5. 실험 결론6. 토의 및 고찰1. ... 실험 목적- 직렬 또는 병렬 다이오드 구조의 회로를 해석하고, 다양한 다이오드 회로의 회로 전압을 계산하고 측정한다.2.

  리포트 | 14페이지 | 2,000원 | 등록일 2022.03.31

  다운로드 장바구니
• 

  충북대학교 전자공학부 기초회로실험 반가산기와 전가산기 예비 보고서

  REPORT과 목: 기초회로실험I담당교수:소 속: 전자공학전공학 번:이 름:◆ 목 적(1) 반가산기와 전가산기의 원리를 이해한다.(2) 가산기를 이용한 논리회로의 구성능력을 키운다◆ ... 2-입력(A, B)의 논리회로는 exclusive-OR 게이트와 같은 출력을 나타내고 있다. ... 두 개의 2진 digit A와 B의 가산은 4개의 2진 가산 법칙이 있다.AB덧셈결과000011101111(Carry=1)(2) 반가산기(Half Adder) : 2진 덧셈을 살펴보면

  리포트 | 4페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.15

  다운로드 장바구니
• 

  D 래치 및 D 플립-플롭, J-K 플립-플롭 결과레포트

  예로, D 플립플롭에서 CLR에 1의 논리 상태가 주어지게 되면, 클럭의 에지와 상관없이 바로 OUTPUT이 반영된다.2) J-K 플립-플롭(1) 입력 조합에 대한 4가지 결과[, ... 왜냐하면 회로가 작동 중에 쇼트가 발생하여 오류가 생기는 경우보다, 회로가 정상 작동 후에 초기화되지 않는 경우가 더 많이 발생할 것으로 보이기 때문이다.4. ... 고찰1) D 래치 및 D 플립-플롭실험에서 구성한 회로는 D 플립플롭에 XOR 게이트를 더해 T 플립플롭과 같이 동작하도록 하는 회로였다.

  리포트 | 4페이지 | 1,000원 | 등록일 2022.10.09 | 수정일 2022.10.14

  다운로드 장바구니