"4논리회로 실험" 검색결과 561-580 / 3,568건

• 

  서강대학교 디지털논리회로실험 레포트 5주차

  5주차 결과레포트비교 및 연산 회로1. 실험 제목: 비교 및 연산 회로2. ... D는 A와 B의 배타적 논리합을 해 주고, Bout은 A의 inverse와 B를 논리곱 연산해 준다면 half-subtractor를 만들 수 있다.3) 위 검토사항을 ADSU4의 datasheet에서 ... 실험 목표:(1) Exclusive-OR 회로를 이용한 비교회로의 구현 및 동작원리 이해(2) 기본 gates를 이용한 half-adder 및 full-adder의 구현 및 동작원리

  리포트 | 25페이지 | 1,000원 | 등록일 2020.08.12 | 수정일 2020.08.26

  다운로드 장바구니
• 

  디지털 논리회로 실험 3주차 Encoder와 Decoder 예비보고서

  디코더의 논리회로도와 진리표그림 3-2는 2-to-4 디코더의 또 다른 형태로 디코더이다. ... 디지털 논리회로 설계 및 실험예비보고서주제 : Encoder 과 Decoder소속: 공과대학 전자전기공학부수업: X X,X XXX 교수님 XXX 조교님제출 일자: 20XX년 X월 XX일 ... 실험 목적2. 실험 이론3. 실험 기기 및 부품4. 주의 사항5. 실험 과정 및 예상하는 이론적인 실험 결과6. 참고 문헌1.

  리포트 | 12페이지 | 1,500원 | 등록일 2021.04.22

  다운로드 장바구니
• 

  CMOS 연산 증폭기 결과보고서

  우수 부하 극점의 전체 보상1) 실험회로2) 실험결과구형파 및 10k 소스 연결100Ω 병렬 연결사인파 입력100Ω 있을 때100Ω 없을 때t50t90t50t901.5ms4.3ms2.5ms4ms3 ... _{F}0.023) 결과분석실험 회로에서 Q1과 Q2는 전류 미러로 구성되어 있고 차동쌍인 Q4과 Q5에 바이어스 전류를 공급한다. ... 우수 부하 극점의 전체 보상(4) 위 실험에서 지시한 대로 그림 18-2의 회로를 연결하되 단자 14를 저항R _{s}=10k OMEGA 을 통해 단자 I에 연결한다.(5) 정규화된

  리포트 | 10페이지 | 5,000원 | 등록일 2020.04.02

  다운로드 장바구니
• 

  서울시립대학교 전전설2 1주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)

  디지털 논리 회로이다. ... Results of this Lab (실험 결과)가. Results of Lab 1.1) Dip 스위치와 LED를 이용해 회로 구현실제 구현나. ... Materials & Methods (실험 장비 및 재료와 실험 방법) ‥10가.

  리포트 | 26페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.15

  다운로드 장바구니
• 

  서강대학교 디지털논리회로실험 2주차 결과보고서

  구현된 임의의 논리 함수가 최소화 될 수 있음을 확인한다.4) Wired OR logic의 특성과 활용 방법을 익힌다.5) FPGA를 이용하여 간단한 논리 회로를 구현하고 동작을 확인한다 ... 배경이론 및 실험방법Logic signal은 기본적으로 0(low)과 1(high)을 활용해 나타낸다. ... 실험목적1) TTL logic gates의 동작 방법을 익힌다.2) Logic level과 noise margins, 그리고 fanout에 대해 이해한다.3) Gates를 이용하여

  리포트 | 7페이지 | 1,000원 | 등록일 2021.10.02

  다운로드 장바구니
• 

  [예비레포트] 기초 시퀀스 회로 실험

  램프제어AND 논리회로를 이용한 램프제어실험기기시퀀스 실험 장치판, 스위치, 릴레이, 타이머, 30W 백열등, 연결선 PAGE \* MERGEFORMAT 2 ... 기초 시퀀스 회로 실험개요시퀀스 회로의 기본개념과 기본소자에 대하여 이해하고 시뮬레이션을 이용하여 시퀀스 회로의 원리를 익힌다.관련이론시퀀스 제어그림1. ... 타이머의 시한 회로 접점과 논리 심벌 및 동작예비보고서다음의 시퀀스 회로에 사용되는 소자의 동작에 대해 숙지하고, 결과를 예측한다.릴레이를 이용한 램프 직접제어OR 논리회로를 이용한

  리포트 | 6페이지 | 1,000원 | 등록일 2019.11.26

  다운로드 장바구니
• 

  디지털시스템실험 3주차 예비보고서

  진리표를 가지고 논리 Gate를 사용하여 회로를 그린다.3. 그린 회로에 1:1 mapping 되는 verilog 코드를 구현한다.4. 회로가 정상 동작하는지 시뮬레이션 해본다. ... . 4bits binary-to-BCD Convertor의 회로도와 진리표 ... 이 알고리듬이 Shift and Add-3 알고리듬이다.실험방법■ 라인 디코더 구현① 2-to-4 Line Decoder 구현1. 2-to-4 Line Decoder를 위한 진리표를

  리포트 | 3페이지 | 1,000원 | 등록일 2020.07.29

  다운로드 장바구니
• 

  5장 인코더(Encoder) 디코더(Decoder) 멀티플렉서(Mux) 디멀티플렉서(Demux) 결과

  출력ABC3C2C1C0YY3Y2Y1Y0LLLLLHHHHHHLLLLHLLHHHLLHLLHLHHHHHLHLHLLLHHLHHLLHLLHHHHHHLHLLLLHLHHHHHLLLHHHHHHHLLLHLLHHH☞ 진리표멀티플렉서는 여러 개의 입력 데이터 중에서 하나를 선택하여 출력으로 내보내는 논리회로로써 ... 디코더의 출력을 확인하여 다음의 진리표를 완성하고 설명하라.☞ 브레드보드에 회로를 구성하고 입력에 따른 출력값을 보여주는 사진들.입력출력ABCY7Y6Y5Y4Y3Y2Y1Y0LLLHHHHHHHLLLHHHHHHHLHLHLHHHHHLHHLHHHHHHLHHHHLLHHHLHHHHHLHHHLHHHHHHHLHLHHHHHHHHHLHHHHHHH ... 이 실험에서 헤맸던 점은 앞의 실험과 같은 이유로 실험에 있는 회로 그림과 책 뒤쪽에 Data sheet의 그림과는 달라서 입력과 출력의 선택제어신호인 A와 B를 거꾸로 생각한데다

  리포트 | 4페이지 | 1,000원 | 등록일 2021.01.06

  다운로드 장바구니
• 

  6장 가산기와 ALU 그리고 조합논리회로 응용 결과

  디지털공학실험 ? 6장, 가산기와 ALU 조합논리회로 응용 결과보고서◈ 실험 결과 및 검토나. ... 그림 6-11의 회로를 구성한 후 동작을 확인하여 아래의 진리표를 완성하고 설명하라.☞ 브레드보드에 회로를 구성한 모습 (입력은 스위치로, 출력은 LED로 구성)※ 4비트 2진 병렬 ... 전가산기를 구성하여 결과값을 구하기와 74SL83을 이용해 가감산회로를 구성하여 결과값을 구하는 실험을 하였는데 우리 조는 두 번째 실험에서 많은 어려움을 겪었다.

  리포트 | 4페이지 | 1,000원 | 등록일 2021.01.06

  다운로드 장바구니
• 

  다이오드 논리회로 결과보고서 A+

  실험목적반도체 다이오드의 스위칭 특성을 공부한다.다이오드를 이용하여 AND, OR논리를 실현한다.다이오드 논리회로의 문제점을 고찰한다.2. ... 결과 분석다이오드 논리회로 실험에서 반도체 다이오드의 스위칭 특성을 공부하고 다이오드를 이용한 AND게이트 와 OR 논리를 실현해보았다. ... 측정하라.ABLED0V0VOFF0V5VON5V0VON5V5VON3) 다이오드 논리회로로 다음 회로를 구성하고 출력 전압을 측정하라.ABCDX0V0V0V0V00V0V0V5V00V0V5V0V00V0V5V5V5V0V5V0V0V00V5V0V5V00V5V5V0V00V5V5V5V5V5V0V0V0V05V0V0V5V05V0V5V0V05V0V5V5V5V5V5V0V0V5V5V5V0V5V5V5V5V5V0V5V5V5V5V5V5V4

  리포트 | 12페이지 | 1,500원 | 등록일 2020.03.05 | 수정일 2020.03.11

  다운로드 장바구니
• 

  시립대 전전설2 A+ 3주차 예비레포트

  b0011, B[3:0] = 4’b0101-> 출력: Y[3:0] = 4’b0110응용 과제Full adder (1-bit) 회로를 behavioral modeling (if, else ... = 4)연산자 ‘!=’는 논리 부등을 기능하는 연산자로 두 피연산자가 다르면 ‘참(1)’을 반환하고 같으면 ‘거짓(0)’을 반환하게 된다. 3 ! ... a값이 어떻게 될지에 대한 조사a = (3 == 4)연산자 ‘==’는 논리 등가를 기능하는 연산자로 두 피연산자가 같으면 ‘참(1)’을 반환하고 다르면 ‘거짓(0)’을 반환하게 된다

  리포트 | 24페이지 | 2,000원 | 등록일 2024.09.08

  다운로드 장바구니
• 

  홍익대_디지털논리회로실험_9주차 예비보고서_A+

  출력이 바뀐다.1.3 응용실험 (2)에서 초기화 하는 과정을 자세히 서술하시오.응용실험 (2)의 회로는 D Flip-flop 4개를 이용하여 만든 링 카운터이다. ... 디지털 논리실험 및 설계 9주차 예비보고서실험 준비1.1 8-bit Serial-in Parallel-out Shift Register 74164의 datasheet를 확인하고 의 ... Q1, Q2는 각각 Q2, Q3에 출력된다.2.2 기본실험 (2)기본실험(1)에서 만든 회로의 원리대로 8개의 D Flip-flop을 이어 붙인 것이 74164 칩이다.

  리포트 | 6페이지 | 1,500원 | 등록일 2024.05.15

  다운로드 장바구니
• 

  기초전자회로실험 예비보고서 - n-bit 이진가산기

  SN7843이 4-bit 전가산기 기능 수행 여부를 확인한다.SN7843 내부 회로도와 4.3절 설계2)의 NAND 또는 NOR게이트 활용실험 에서 자신이 설계한 회로도를 비교하고 ... 그리고 올림수용회로 Z로 논리 게이트가 구성됨을 확인할 수 있다n-bit 이진 가산기: 가장 낮은 비트(LSB:least Significant Bit)의 가산기에는 반가산기를,나머지 ... 구성한 회로의 가산기 역할 수행 여부를 확인한다.참고문헌민상원, 『설계능력 향상을 위한 전기, 전자, 통신, 컴퓨터공학 기초전공실험, (2011년)예비보고서 기초전자회로실험1 실험일

  리포트 | 7페이지 | 1,000원 | 등록일 2019.09.29 | 수정일 2019.09.30

  다운로드 장바구니
• 

  기초전자회로실험 - FPGA Implementation of Shift Register (쉬프트레지스터) 예비레포트

  4주차 예비레포트학번 :이름 :분반 :1. 실험 제목 : FPGA Implementation of Shift Register2. ... 실험 장비 :1. ... 실험 목적 :1) 래치나 플립플롭의 단순한 기능을 넘어서 그보다 더 복잡한 기능이나 패턴을 가진 회로의 기능을 verilog로 구현하자.2) 만약에 FPGA보드를 사용한다면, verilog로

  리포트 | 12페이지 | 2,000원 | 등록일 2021.02.27

  다운로드 장바구니
• 

  07. 전자회로실험 결과보고서 pn 접합 다이오드의 특성

  또한, 측정된 결과를 논리 회로로 생각해 보았을 때, 실험 1는 역방향이므로 p,n사이의 전위장벽이 더 커져서 전류를 흐르지 못하게 하는 것이다 즉, 열린 스위치처럼 생각하여 AND회로라고 ... 즉, 순방향의 다이오드의 경우 전류가 흐르는 것을 알 수 있었다.또한, 측정된 결과를 논리 회로로 생각해 보았을 때, 실험 2는 순방향이므로 다이오드에 걸리는 전압이 0.7V이상이면 ... 7 주차 결과보고서과목전자회로실험학번이름소속분반/조제출일1. 실험 제목- pn 접합 다이오드의 특성2.

  리포트 | 6페이지 | 3,000원 | 등록일 2020.12.16 | 수정일 2024.02.05

  다운로드 장바구니
• 

  2023 상반기 SK하이닉스 양산기술 신입 합격 자소서

  얻었습니다.SK하이닉스는 이 역량을 활용해 향후 공정에서 설계 변수가 되는 변수를 분석하고, 최적의 설계 설정을 설정하며, 최적화된 자동화를 통해 제품 생산 효율성을 향상시킬 수 있을 것으로 믿습니다.4. ... 입자가 유체를 어떻게 처리하는지와 그 논리적인 결론을 본 교수는 확신을 갖고 논문을 제출했습니다.매우 힘든 순간이었지만, 좁은 관점이 아닌 전체적인 관점에서 원인을 분석하는 것이 매우 ... 얻기 ABAQUS 프로그램 사용 정확한 이유가 없고 결과가 이유가 아니므로 결과를 충분히 신뢰할 수 있는지 판단하는 것이 불가능합니다.결과의 가치를 높이기 위해 한 달 넘게 이유와 논리적

  자기소개서 | 4페이지 | 4,000원 | 등록일 2024.02.24

  다운로드 장바구니
• 

  연산증폭기 (Operational Amplifier)

  (SR 플립플롭에 대해서는 중간고사 이후 디지털 논리회로 부분에 서 다루도록 할 것이다. ... Exp#4. ... 이론값과 실험값의 오차는 0.1프로로 이론적인 실험결과로 볼 수 있다.능동 필터능동 필터 실험에서는 저항과 커패시터는 변화시키지 않고 회로의 구조만 바꾸면서 고역필터, 저역필터,

  리포트 | 17페이지 | 2,000원 | 등록일 2022.03.03

  다운로드 장바구니
• 

  [부산대학교][전기공학과][어드벤처디자인] 9장 4비트 Binary Adder, 2's Complement 4비트 Adder / Substrator 연산회로(9주차 결과보고서) A+

  어드벤처디자인 결과보고서4비트 Binary Adder, 2’s Complement4비트 Adder / Substrator 연산회로학과: 전기공학과학번:이름:실험 목적2의 보수에 대한 ... Binary 4-Bit 가/감산기를 구성하고 동작을 파악한다.실험 방법TTL IC를 이용하여 그림 9.1의 회로를 구성한다. ... -단점 : 자리 올림 예견법은 비트 계산 전에 비트의 조합에 따라 결정 될 자리올림수를 계산하기 위한 추가적인 논리회로가 필요하다.다른 종류의 가산기를 조사하여 32비트의 가산기를

  리포트 | 5페이지 | 1,000원 | 등록일 2021.04.25

  다운로드 장바구니
• 

  실험23_계수기 회로_결과레포트

  실험결과실험1. IC칩을 이용한 MOD-4 계수기 구동* CH1, CH2 : 2 volts/div, 1㎳ time/div4. ... 실험23. 계수기 회로실험일 : 2000 년 00 월 0 일제출일 : 2000 년 00 월 0 일학 과학 년분 반조학 번성 명전자전기공학부2▣ 결과보고서1. ... 물론 논리적인 참 거짓 판별에서는 문제가 없었으며, 2진 계수기로서 올바르게 설계되었음을 보였다.

  리포트 | 3페이지 | 1,000원 | 등록일 2020.04.15

  다운로드 장바구니
• 

  4주차-실험15 예비 - 플립플롭의 기능

  flop은 순서논리 회로에 사용되는 기본적인 기억소자입니다. ... 하지만 이러한 오류를 해결하는 방법으로는 실제로 실험을 할 때는 Q와 Q의 값이 변하는 것을 고려한다면 진리표의 올바른 결과를 이끌어 낼 수 있을 것입니다.(4) 다음 회로를 구성하고 ... 2015년도 제2학기기초회로실험Ⅱ기초회로실험Ⅱ실험15.

  리포트 | 7페이지 | 1,500원 | 등록일 2020.10.02

  다운로드 장바구니