"clock" 검색결과 41-60 / 20,866건

• 

  생체시계 (Bio-Clock) (생체,bio clock,Bio-Clock,생체시계,일주기 리듬,일주기,생체시계 관리기관,생체시계 작용)

  clock)라고 한다3. ... SCN에 존재하는 중추 생체시계 (central clock 혹은 master clock)는 일체의 외부 자극이 없이도 장기간 내재적 일주기 리듬을 유지할 수 있는 속성을 가지며, 각종 ... 생체시계 작용 모식도자극 → SCN → 송과선(pineal gland) → Hormone (ex, melatonin) → Target cell1) Internal bio-clock

  리포트 | 8페이지 | 2,000원 | 등록일 2016.03.01

  다운로드 장바구니
• 

  [디지털논리회로]Digital clock design

  명전파공학과프로그램 명전파공학 프로그램성 명권명진학 번20001165교과목 명디지털 논리회로년도 / 학기2005/2교과목 코드51956담 당 교 수김기만(교수님)제 목Digital clock ... 서론- 설계 목적① Digital clock의 동작 원리를 이해한다.② CAD 프로그램의 사용법을 익힌다.③ 설계된 회로를 이용한 시뮬레이션 방법을 익힌다.④ project #2와 ... 설계 및 구현 방법① Design the BCD counter, mod-12 counter and mod-60 counterBCD countermod-12 countermod-60

  리포트 | 10페이지 | 1,500원 | 등록일 2006.06.21

  다운로드 장바구니
• 

  vhdl을 이용한 디지털시계(digital clock) 구현

  vhdl을 이용하여 디지털 시계를 구현한 것입니다.총 8개의 세그먼트로 출력되구요.프로그램은 flowrian 이용하였습니다.멕스 플러스 쓰시는 분들은 멕스 쓰셔도 무방합니다.본 자료는 제가 직접 프로젝트 발표하기 위해 성의껏 만든 자료들입니다.디지털 시계의 핵심적인 기..

  리포트 | 41페이지 | 6,000원 | 등록일 2006.12.22

  다운로드 장바구니
• 

  영화 스쿨 오브 락(school of rock) 의 인간관계론적 영어 독후감

  was completely wrong. ... to the `Human Relationship` ,because the hero of the movie only showed why he is not a good man and can ... But as time goes by and when the plot goes to the top part of the movie, I can not deny that my thought

  리포트 | 1페이지 | 1,000원 | 등록일 2010.06.14

  다운로드 장바구니
• 

  전기전자기초실험 Design Project1 (Digital clock design) 예비보고서

  a digital clock at a high level.At the heart of the clock there is a piece that can generate an accurate ... We need a way to set the clock. ... You can imagine that the minutes section of the clock looks exactly the same.

  리포트 | 8페이지 | 1,500원 | 등록일 2009.09.08

  다운로드 장바구니
• 

  전기전자기초실험 Design Project1 (Digital clock design) 결과보고서

  And first and second LED are assigned as clocking of the digital clock which shows light turns on and ... We can distinguish those concept on first 7-segment display. ... Display it with 7 screens of 7-segments in the kit as in the picture.

  리포트 | 13페이지 | 1,500원 | 등록일 2009.09.08

  다운로드 장바구니
• 

  verilog로 구현한 디지털 도어락(c언어, 비주얼베이직을 이용하여 모델링)

  .....5. 작동 설명 1) 비밀번호 입력 시 - 초기 상태 값 - 0000_0000_0000 - 출력되는 값 중 enable = 1인 경우만 값 인정 - 나머지는 garbage로 처리 ※ Password ○ T..

  리포트 | 17페이지 | 2,500원 | 등록일 2006.12.05

  다운로드 장바구니
• 

  4-Phase clock 발생기 결과

  4-Phase clock 발생기결과 보고서1. ... 우리는 이 실험에서 4phase clock 발생기를 설계하고 결과를 알아보았다. ... 은 같이 동작해서는 않되는 것들이 있다 또는 필요에 따라 그 동작하는 시점을 나누기도 하는데 이 때 필요한 것이 서로 다른 상의 clock인 것이다.

  리포트 | 4페이지 | 1,000원 | 등록일 2004.03.21 | 수정일 2014.08.20

  다운로드 장바구니
• 

  [8051] [졸업작품]디지털도어락[AT89C51]

  물론 암호를 수정할 수도 있다. : 8051 계열의 CPU인 AT89C51을 이용해서 디지털 원격 도어락을 제작해 보았다. ... 요즘 가정에서 인기있는 디지털 도어락을 8051 CPU로 구현하였다. 암호4자리를 입력하면 문이 열린다. ... 문을 열고 닫는 모습은 RC서보 모터(HS-311)를 이용한 고리 역할을 하도록 하였다.AT89C51 은 8051 계열이다.

  리포트 | 17페이지 | 6,900원 | 등록일 2005.07.03

  다운로드 장바구니
• 

  화학진동, 요오드의 시계반응(Iodine clock reaction)

  용액의 색깔이 없어지고 다시 생겨나고 하는 것이 계속 반복되는 것을 통해 진동을 확인 할 수 있다.실험 B : 요오드 시계 반응(Iodine clock reaction)을 해 본다.

  리포트 | 3페이지 | 1,000원 | 등록일 2004.04.01

  다운로드 장바구니
• 

  clock synchronization

  .②Retu-to-zero(RZ) signaling : 1은 half-symbol width를 가지는 양의 구형파를 나타내고 0은 pulse가 없는 것으로 나타낸다.③Manchester code

  리포트 | 2페이지 | 무료 | 등록일 1999.02.01

  다운로드 장바구니
• 

  4-Phase clock 발생기 예비 맥스플러스포함

  4-Phase clock 발생기1. clock 구성과 필요성⇒ 다상 클럭은 많은 비중첩 양, 부펄스로 구성되었다. 이런 클럭은 디지털 시스템에서 종종 필요로 하고 있다. ... clock 및 그밖의 pulse clock에 대해 알아보아라.⇒ FLIP-FLOP은 입력을 저장하고 그 저장된 입력은 다음 값에 영향을 주며 또 CLOCK 의 입력에 따라 그 값이 ... 즉 1-pulse clock이란 0-to-1 천이에 이어 1-to-0의 천이가 따라 오는 것으로 정의할 수 있다.

  리포트 | 3페이지 | 1,000원 | 등록일 2004.03.21 | 수정일 2014.08.20

  다운로드 장바구니
• 

  음성인식 도어락

  우연히 몸이 불편한 어르신께서 힘겹게 휠체어에서 몸을 일으켜 도어락의 키패드를 누르시는 모습을 보게 되었고 도어락의 단점에 대해 조사하게 되었습니다.신체가 온전치 못한 장애인분들에게 ... 창의공학작품의 개요대부분의 아파트 단지 및 주택에서 도어락을 사용하고 있습니다. ... 음성인식 도어락목 차서론1. 창의공학 작품의 개요2. 창의공학 작품의 필요성 및 효과3. 음성인식 기술의 개발본론4. 작품 제작 상세내용5.

  리포트 | 30페이지 | 3,500원 | 등록일 2023.09.23 | 수정일 2023.10.10

  다운로드 장바구니
• 

  [논리회로설계실험]VHDL을 활용한 CLOCK설계

  1.목적(Purpose)이번 실습은 지금까지 배운 자일링스의 사용법을 바탕으로 실제 clock을 구현하는 실습이다. ... FPGA(Rov-Lab 3000)2) Process별 설명총 5개의 process를 코딩으로 구현하여 clock을 만든다. ... 매우 짧은 시간동안 계속해서 값을 연산하여 7segment에 나타나지만, 우리 눈은 LED가 항상 켜져있는 것으로 생각하여 clock을 구현하게 된다.

  리포트 | 12페이지 | 2,000원 | 등록일 2021.06.26

  다운로드 장바구니
• 

  SDC Command 발표자료 ( 1등 )

  먼저 create_clock 은 clock을 생성하는 명령어로써 port 또는 pin으로 clock을 선언하여 사용합니다. ... Source clock 이 있을때 이에 대하여 분주된 clock 을 generated_clock 입니다. ... 만약 2분주 clock 사용시 위에는 10ns 아래는 20ns를 가지는 clock을 사용하게됩니다.Set_clock_latency는 latency를 지정하는 명령어 이며 latenc는

  리포트 | 9페이지 | 1,000원 | 등록일 2019.10.20

  다운로드 장바구니
• 

  Tibia Interlocking IM Nail

  - N ail 의 AP 와 locking hole 을 일치 시킨다 C-Arm 을 보면서 Skin marking 후 incision(#15,mosquito)Distal locking ... - Drill bit Ø4.2 - Depth(sleeve 없이 ) - Screw insertionPROXIMAL LOCKING Nail diameter Locking screws ... ), #3/0(2), 콜라폼 (1) ③Single 장 메드비즈 Drill (A), Gelpi, Ragnel, Battery, Pench, Mallet, ④Room Glove, 20cc

  리포트 | 16페이지 | 2,500원 | 등록일 2022.01.10

  다운로드 장바구니
• 

  (A+/이론/예상결과/고찰) 아주대 통신실험 예비보고서결과보고서8

  Clock Generator의 MASTER CLOCK FREQUENCY Knob을 OUTPUT B에서 40kHz의 clock 신호를 얻고, OUTPUT 2에서 10kHz의 clock의 ... Clock Generator의 OUTPUT B에서 clock 신호의 연결을 끊고, 이것을 Clock Generator의 OUTPUT 1에 연결한다. ... Clock Generator의 OUTPUT 2에 연결되어 있는 BNC-T Connector에서 clock 신호의 연결을 끊고, Clock Generator의 OUTPUT B에 다시

  리포트 | 15페이지 | 1,500원 | 등록일 2021.10.24

  다운로드 장바구니
• 

  서강대학교 디지털논리회로실험 2주차 결과보고서

  연결될 수 있는 gate입력의 수로 정의하는데, 이를 통해 출력에 과부하가 걸리는지 아닌지를 확인할 수 있다.실험은 우선 브래드보드에 NAND gate인 74HCOO를 연결하고 clock을

  리포트 | 7페이지 | 1,000원 | 등록일 2021.10.02

  다운로드 장바구니
• 

  [모성간호학] 태반호르몬 / 임신 중 기능 / 정리

  태반 락토겐(human placental lactogen, hPL)(human chorionic somatomammotropin, hCS)? ... 융모생식샘자극호르몬(human chorionic gonadotropin, hCG)? 임신 초기 영양세포(trophoblast)에서 분비.?

  리포트 | 1페이지 | 1,000원 | 등록일 2021.01.16 | 수정일 2021.01.18

  다운로드 장바구니
• 

  충북대 디지털시스템설계 결과보고서5

  LED 제어 모듈을 구동시키기 위한 Clock은 24MHz이므로 clock_12MHz를 PLL24X2라는 IP에 입력시켜 clock_24MHz로 변환시킨다. ... 그리고 LED에서와 마찬가지로 clock_12MHz를 PLL24X2에 입력시켜 clock_24MHz로 변환시고 서브 모듈인 7-segment 구현 모듈을 불러온다.7-segment ... 실험 내용(1) LED ControllerTop module codeinput은 외부에서 FPGA에 기본으로 입력되는 Clock인 clock_12MHz, RESET, Mode를 선택할

  리포트 | 8페이지 | 1,500원 | 등록일 2022.02.12 | 수정일 2022.02.14

  다운로드 장바구니