"verilog 프로젝트" 검색결과 121-140 / 289건

• 

  디지털시스템설계(Clock설계) 프로젝트/레포트

  ▶완성한 verilog code (clock.v/datapath.v/controller.v/test_clock.v)clock.vdatapath.vcontroller.vtest_clock.v

  리포트 | 5페이지 | 1,500원 | 등록일 2018.08.19

  다운로드 장바구니
• 

  HDL 프로젝트 제안서

  HDL 프로젝트 제안서HDL 실습조경순 교수님전자공학과ggg설계목표verilog 언어를 사용하여 Top module시스템 시계를 만드는 프로젝트 로 써 기본 시계 기능과 ALAM기능 ... , Stop watch를 선택하여 사용 할 수 있 는 시계를 HDL프로젝트를 수행한다.목적한 학기 동안 배운 verilog를 사용하여 프로젝트를 수행하여 시계를 만드 는 것으로 그동안 ... 배워왔던 verilog언어에 대한 지식을 이용하여 알람기 능과 스톱와치 기능을 가진 시계를 만들어 보자.설계내용1.

  리포트 | 3페이지 | 1,000원 | 등록일 2011.04.13

  다운로드 장바구니
• 

  Lab#07 Sequential Logic Design2

  (Top level Source : HDL)나) Verilog 소스 작성 후 프로젝트에 추가, 컴파일을 수행한다.다) 핀을 설정한다.(.UCF 파일 작성)라) TB파일 소스작성 후 ... (Top level Source : HDL)나) Verilog소스 작성 후 프로젝트에 추가, 컴파일을 수행한다.다) 핀을 설정한다.(.UCF 파일 작성)라) TB파일 소스 작성 후 ... (Top level Source : HDL)나) Verilog소스 작성 후 프로젝트에 추가, 컴파일을 수행한다.다) 핀을 설정한다.(.UCF 파일 작성)라) TB파일 소스 작성 후

  리포트 | 23페이지 | 1,500원 | 등록일 2016.09.11

  다운로드 장바구니
• 

  Lab#05 Combinational Logic Design 2

  (Top level Source : HDL)나) Verilog 소스 작성 후 프로젝트에 추가, 컴파일을 수행한다.다) 핀을 설정한다.(.UCF 파일 작성)라) TB파일 소스작성 후 ... (Top level Source : HDL)나) Verilog소스 작성 후 프로젝트에 추가, 컴파일을 수행한다.다) 핀을 설정한다.(.UCF 파일 작성)라) TB파일 소스 작성 후 ... Methods1) 3:8 Decoder Logic design가) 프로젝트를 생성한다.

  리포트 | 26페이지 | 1,500원 | 등록일 2016.09.11

  다운로드 장바구니
• 

  시립대 전전설2 [6주차 예비] 레포트

  Verilog HDL의 aways 문 안에서 blocking 할당 (‘=‘) 을 사용하는 경우와 nonblocking 할당 (‘ ... 실험을 통해 구하고자 하는 데이터와 이를 획득하기 위한 실험 순서1) 4비트 병렬 데이터 저장/전송a) 구하고자 하는 데이터4비트 병렬 데이터 저장/전송b) 실험 순서프로젝트 생성 ... IMPACT 실행 -> 동작 확인2) 로직 설계 (4-bit SIPO 레지스터)a) 구하고자 하는 데이터ALWAYS 문으로 설계한 4SIPOfor 문으로 설계한 4SIPOb) 실험 순서프로젝트

  리포트 | 7페이지 | 2,000원 | 등록일 2019.07.29

  다운로드 장바구니
• 

  전전컴실험Ⅱ 06반 제14주 Project [중간보고서] 전자시계, digital watch

  ..PAGE:1Verilog digital clock project 전자전기컴퓨터 공학부2009440111 이종욱..PAGE:2프로젝트 block diagram로젝트 진행사항프로젝트 ... 일정목 차프..PAGE:3프로젝트의 block-diagram..PAGE:4프로젝트의 진행사항..PAGE:5프로젝트의 진행사항else if(!

  리포트 | 6페이지 | 1,000원 | 등록일 2013.09.09

  다운로드 장바구니
• 

  Lab#08 Application Design1

  (Top level Source : HDL)나) Verilog 소스 작성 후 프로젝트에 추가, 컴파일을 수행한다.다) 핀을 설정한다.(.UCF 파일 작성)라) TB파일 소스작성 후 ... (Top level Source : HDL)나) Verilog소스 작성 후 프로젝트에 추가, 컴파일을 수행한다.다) 핀을 설정한다.(.UCF 파일 작성)라) TB파일 소스 작성 후 ... Methods1) Static 7-Segment Design가) 프로젝트를 생성한다.

  리포트 | 30페이지 | 1,500원 | 등록일 2016.09.11

  다운로드 장바구니
• 

  디지털시스템설계(IR 리모콘) 디자인 프로젝트

  디지털시스템설계ProjectIR 리모콘Design 설계학 과 :과 목 :수강 번호 :담당 교수 :학 번 :이 름 : IR 리모콘 설계▶완성한 verilog code ( test.v

  리포트 | 7페이지 | 1,500원 | 등록일 2018.08.19

  다운로드 장바구니
• 

  시립대 전전설2 [4주차 예비] 레포트

  프로젝트 생성 및2. Text file 작성 후 코딩3. Synthesize, Implement Design Compile 실행 확인4. ... 프로젝트 생성 및2. Text file 작성 후 코딩3. Synthesize, Implement Design Compile 실행 확인4. ... syntax-error-in-testbench-file2) https://www.crcpress.com/downloads/51547/slides%20ch%208.pdf3) http://electrosofts.com/verilog

  리포트 | 8페이지 | 2,000원 | 등록일 2019.07.29

  다운로드 장바구니
• 

  반도체별 동향

  기준 및 규격에 관한 표준- 2015 년 IEC62014-5 로 채택IEEEDASCIEEE P1735- 2014 년 발표, IP 보호를 위한 암호화 및 관리에 관한 표준- 현재 프로젝트 ... )- 하드웨어 기술언어인 Verilog 에 관한 표준 정의OVISTIL(IEEE1450)- Standard Test Interface Language- 시뮬레이션, AT다. ... (IEEE1800)- 하드웨어 기술(Description)과 검증을 위한 verilog 확장 언어로 2002년 Accellera 에 의해 제안- 2005 년 IEEE1800 으로 승인

  리포트 | 20페이지 | 3,000원 | 등록일 2018.05.30

  다운로드 장바구니
• 

  Lab#03 Verilog HDL

  Methods1) AND Gate 프로젝트 생성가) Top level Source : HDL나) FPGA Chip Select(1) Familly : Spartan3(2) Device ... : iSim(VHDL/Verilog)(3) Preterrte 로직 설계1) Verilog를 이용한 2-bit NAND Gate 작성2) 핀 설정3) Behabioral Stimulation을 ... 할당에서 다음할당까지 값을 유지한다.4) Verilog HDL의 연산자2. Materials & Method가.

  리포트 | 20페이지 | 1,500원 | 등록일 2016.09.11

  다운로드 장바구니
• 

  전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습 [예비레포트]

  생성부터 프로그래밍까지 AND gate 논리회로를 예시로 설명.AND gate 프로젝트 생성프로젝트를 만들고 프로젝트를 실행할 폴더를 생성Schematic을 선택아래의 그림15와 ... Test Fixture 선택올바른 Verilog 코드 작성 후(그림24, 25) 저장 및 시뮬레이션(그림26)그림 SEQ 그림 \* ARABIC 24 1-bit Full Adder ... 포트이름과 핀번호 입력 후(그림23) 다시 Compile그림 SEQ 그림 \* ARABIC 23 1-bit Full Adder 포트이름 및 핀번호 입력 코드New source 에서 Verilog

  리포트 | 27페이지 | 1,000원 | 등록일 2017.10.19

  다운로드 장바구니
• 

  Verilog 를 이용한 CPU의 Pipeline 구현 (컴퓨터 아키텍쳐 실습)

  나중에 나올 프로젝트까지 열심히 하여 유종의 미를 거두는 모습을 보여드리겠다는 각오로 학기말까지 최선을 다하겠다. ... 실험 과정실험 전에 다음 사항을 준비한다.(1) cpu module을 제시한 interface에 맞추어 verilog로 작성한다.(2) TSC full instruction 테스트를

  리포트 | 3페이지 | 1,000원 | 등록일 2013.03.08

  다운로드 장바구니
• 

  디지털논리회로

  작성 ,RAM BUS설계 및 구현 수정, 프로젝트 자료 분석, 검증, 결과 보고서 작성2009720163 황윤동프로젝트 설계 및 구현,RAM BUS DMAC설계 및 구현, 프로젝트 ... 1.IntroductionA.과제를 하게 된 동기DMAC를 Verilog HDL로 구현하므로 DMAC 설계를 통해서 주어진 Specification을 충분히 이해하고 이해한 Specification에 ... 이러한 부분들을 조원과 토론함으로써 조원들과 서로간의 지식을 공유하고 이전보다 향상된 Verilog HDL구현 능력을 가지게 된다.C.팀 구성 및 역할2009720099 김동열제안서

  리포트 | 21페이지 | 1,500원 | 등록일 2010.12.21

  다운로드 장바구니
• 

  전자전기컴퓨터설계2 FinalProject [A+]

  Verilog Code ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥4-71- Verilog Code : 변수 및 상수선언, one shot 설정‥‥‥‥‥‥‥‥4-7- Verilog Code ... : Text LCD code 및 Data 출력 설정‥‥‥‥‥‥‥8-36- Verilog Code : Digital Clock‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥37-48- Verilog ... Verilog Code : Calculator‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥58-66- Verilog Code : Game_RythmStar‥‥‥‥‥‥‥‥‥‥‥‥‥‥67-71-

  리포트 | 82페이지 | 1,000원 | 등록일 2017.10.19

  다운로드 장바구니
• 

  베릴로그 verilog 전자시계, digital watch verilog 실행 file

  리포트 | 10,000원 | 등록일 2013.09.09 | 수정일 2022.09.10

  다운로드 장바구니
• 

  포항공과대학교 대학원 입학 자기소개서 (포항공대, 포스텍)

  Matlab, C, verilog를 이용하여 디지털 회로설계 분야인 FFT processor 설계를 졸업 프로젝트로 진행했습니다. ... 다른 프로그래밍에 비해 논리적인 요소가 중요시된다는 점이 흥미로웠고 이는 verilog를 통한 설계를 졸업 프로젝트 주제로 정하는 계기가 되었습니다. ... 더 좋은 결과를 얻기 위해 노력하고, 프로그래밍을 통한 결과 검증 및 verilog를 이용한 설계 과정이 매우 흥미로워 열정적으로 설계했습니다.졸업 프로젝트를 통해 더욱 구체적인 대학원

  자기소개서 | 2페이지 | 3,000원 | 등록일 2017.07.15 | 수정일 2020.11.03

  다운로드 장바구니
• 

  전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습3 [결과레포트]

  프로젝트를 생성한다.2. Text File을 통해 Source를 작성함으로써 전가산기 로직을 설계한다.3. 올바른 컴파일과 핀설정을 한다.4. ... 이를 통해 다양한 회로를 Verilog code로 작성하는 방법을 학습한다.1. Introduction (실험에대한소개)가. ... Reference (참고문헌) ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥284bits Ripple Carry Subtractor와 1bit Comparator를 Verilog code로 회로를 설계하고

  리포트 | 31페이지 | 1,000원 | 등록일 2017.10.19

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2)3주차결과

  HDL project를 생성새 프로젝트를 생성할 때 프로젝트의 종류를 설정해주어야 한다. ... Verilog HDL 어휘 규칙Integer는 10진수, 16진수, 8진수, 2진수를 사용한다. ... Verilog HDL의 연산자Ⅱ. 방법 (Materials & Methods)1. Materials가.

  리포트 | 19페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2)3주차예비

  HDL project를 생성새 프로젝트를 생성할 때 프로젝트의 종류를 설정해주어야 한다. ... Verilog HDL 어휘 규칙Integer는 10진수, 16진수, 8진수, 2진수를 사용한다. ... Verilog HDL의 연산자Ⅱ. 방법 (Materials & Methods)1. Materials가.

  리포트 | 18페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

  다운로드 장바구니