"VHDL로 FPGA" 검색결과 161-180 / 287건

• 

  경희대학교 논리회로 레포트

  ABEL, AHDL, Confluence, CUPL, HDCaml, JHDL, Lava, Lola, MyHDL, PALASM, RHDL, 베릴로그, VHDL등이 있다.5) CAD Tools ... 두 번째는 FPGA같은 PLD를 프로그램하기 위해 사용한다. HDL로 작성된 코드는 로직 컴파일러를 이용하여 컴파일한 후 해당 기기에 올려 진다. ... =-=-① 문제 정의 : 다음의 용어를 설명하고, 상관관계를 기술하시오.1) 아날로그.2) 디지털.3) 논리회로.4) HDL의 정의, 종류.5) CAD Tools.6) IP.7) FPGA

  리포트 | 3페이지 | 2,000원 | 등록일 2016.04.17

  다운로드 장바구니
• 

  디시설 - 멀티플렉서, 디멀티플렉서 설계

  이것은 Verilog나 VHDL이 합성되는 과정에서 그 전의 값을 유지하기 위해 래치를 포함시키기 때문이다. ... VHDL 코드 분석- 라이브러리 지정 후, entity 선언을 한 후 순차기술문 또는 병행기술문으로 멀티플렉서 구현 이 가능하다. ... 따라서 이번 실습에서는 멀티플렉서와 디멀티플렉서의 동작을 이해하고 VHDL 코드를 작성하여 설계한다.실습 내용실습 결과MUX1. 멀티플렉서(MUX: MUltiplexer)란?

  리포트 | 7페이지 | 1,000원 | 등록일 2019.07.20

  다운로드 장바구니
• 

  HBE-ComboⅡ-SE 보드, Xilinx 스파르탄3 FPGA 칩, ISE 디지털 디자인 툴

  Post-Lab Report- Title: Lab#02_HBE-ComboⅡ-SE 보드, Xilinx 스파르탄3 FPGA 칩, ISE 디지털 디자인 툴 -담당 교수담당 조교실 험 일학 ... appears next to the filename*After saving the file, the asterisk disappearsEnter text description - VHDL ... IEEE 1074 standards supportedVerilog - 1995 & 2001 IEEE 1364 standard HDLCan create Verilog (.v) & VHDL

  리포트 | 23페이지 | 3,000원 | 등록일 2016.04.06 | 수정일 2017.03.08

  다운로드 장바구니
• 

  논리회로설계실습 순차회로(카운터) 결과보고서

  (FPGA를 사용 1초에 LED가 한번 지나가도록 설계)(1) 존슨 카운터1) 존슨 카운터 소스코드2) 존슨 카운터 동작< Reset 버튼을 누른 경우 >(2) 링 카운터1) 링 카운터 ... 확인할 수 있었다.결과적으로 분주기 및 카운터의 동작이 알맞게 설계된 것을 실험을 통해 확인하였다.(2) 조원2의 고찰8비트 존슨 카운터의 소스코드를 분석해 보면 동작적 모델링 VHDL

  리포트 | 7페이지 | 1,500원 | 등록일 2018.01.10

  다운로드 장바구니
• 

  2018 NH농협은행 IT직, 자소서, 자기소개서,농협

  FPGA를 설계하는 수업인 임베디드 시스템을 수강하였습니다. ... 앞서가는 은행원이 될 수 있다고 생각합니다.최근 본인이 이룬 가장 큰 성취는 무엇이었으며, 그 과정에서 얻은 것에 대해서 기술하여 주십시오.(1000byte)[끝까지 도전]3학년 때, VHDL로

  자기소개서 | 2페이지 | 8,000원 | 등록일 2018.05.17

  다운로드 장바구니
• 

  led전광판 자료조사

  FPGA와 PLD의 차이점은 무었입니까? ... FPGA는 PLD와 비슷하지만, PLD가 일반적으로 수백 개의 게이트에 제한되는데 반해, FPGA는 수천 개의 게이트를 지원한다. ... FPGA는 일단 설계가 확정되면, 성능을 더 높이기 위해 영구 전자회로를 가진 칩들로 생산된다.FPGA(Field Programmable Gate Array)는 임의의 논리 회로를

  리포트 | 3페이지 | 2,500원 | 등록일 2011.11.20

  다운로드 장바구니
• 

  FPGA를 이용한 신호등구현

  응용 설계에 대한 실습과 VHDL(VHSIC Hardware Description Language)언어를 통한 Cording 실습 그리고 Test board를 통한 구현을 통하여 FPGA를 ... 소프트웨어- , simulation뿐만 아니라 합성을 위한 설계 기능을 갖춘 표준화된 언어로 VHDL을 인식하게 되었다.2. VHDL의 특징? ... FPGA(Field Programmable Gate Array)1. FPGA란??

  리포트 | 52페이지 | 1,500원 | 등록일 2007.08.08

  다운로드 장바구니
• 

  [디지털공학] VHDL을 이용한 계산기 설계

  VHDL을 이용한 CALCULATOR 설계Contents#1. Concept1. Object2. VHDL3. FPGA4. ... 계산기를 설계하면서 FPGA의 개념을 정리한다.둘째. ... 아울러 VHDL의 기능을 개선하기 위한 노력이 기울어져 1993년에는 VHDL1076-1987에 대한 새로운 버전인 IEEE1076-1993을 내놓게 되었다.VHDL을 시뮬레이션하고

  리포트 | 51페이지 | 6,000원 | 등록일 2004.07.14

  다운로드 장바구니
• 

  2016년 하반기 sk텔레콤 자기소개서

  이 두 과목은 모두 VHDL로 FPGA를 설계하는 수업 이였습니다. 논리회로설계 수업 때 배우는 여러 가지 설계를 코딩으로 만든다는 게 신기하고 재밌었습니다. ... 실패의 요인 중 하나는 주어진 교육용 FPGA 키트의 기능을 다 쓰려고 하다 보니 너무 복잡해지고 규모가 커졌습니다. 욕심이 너무 컸던 겁니다. ... 많은 시간을 VHDL설계 하는데 투자를 했지만 완성을 못하고 다른 시험공부도 못한 것이 바보 같았습니다.

  자기소개서 | 6페이지 | 5,000원 | 등록일 2016.10.17 | 수정일 2017.09.21

  다운로드 장바구니
• 

  논리회로실험 - 제 9장 KIT의 출력방식 중 하나인 LCD display 결과보고서

  일단 webpack을 실행시키고 VHDL module을 생성한다. 구성한 코드를 입력한다.다음으로 VHDL 소스를 Synthesize와 Implementation를 해야한다. ... 할당해야한다.핀 설정을 마친 후, Generate Programming File에 마우스를 놓고 오른쪽 버튼을 눌러 Properties를 누른 후 Startup Options 탭에서 FPGA ... 출력-조원의 이름 이니셜을 라인 2에 출력-주어진 Pin table 이용-각 state에 따른 출력 부분을 채워서 완성할 것-LCD를 해야 한다. entity를 구성하고 Reset 버튼과 FPGA

  리포트 | 22페이지 | 1,000원 | 등록일 2014.08.15

  다운로드 장바구니
• 

  디시설 - 기본적인 디지털 논리회로 설계

  VHDL로 코드를 짜서 설계하는 것이 더 흥미로웠다. ... 이때 다음과 같이 Verilog 또는 VHDL 템플릿에 따라 설계한다.3. ... 코드를 짜기 전까지는 일반적인 소프트웨어 프로그래밍과 VHDL 코드의 차이를 잘 몰랐다.

  리포트 | 10페이지 | 1,000원 | 등록일 2019.07.20

  다운로드 장바구니
• 

  2017 LG이노텍 광학솔루션 HW/SW 자기소개서, 면접대비, 면접후기

  FPGA 설계하는 부분에서 VHDL코딩은 수업시간에 배운 적이 있어 어렵지 않았습니다.어려웠던 부분은 openCV를 이용하여 이미지 처리하는 부분이 가장 어려웠습니다. thresholding ... 작년에는 ‘FPGA와 라즈베리파이를 이용한 지능형 자동차’라는 주제를 가지고 한이음ICT공모전에 참가하였습니다. ... 제가 맡은 역할은 FPGA 설계를 통해 자동차제어부분을 프로그래밍 하였고, 라즈베리파이에서 Python으로 이미지처리를 하고, 스레드를 구성하여 서버와 메인프로그램을 만들고, 어플리케이션과

  자기소개서 | 12페이지 | 15,000원 | 등록일 2017.05.13 | 수정일 2018.06.19

  다운로드 장바구니
• 

  디시설 - 인코더, 디코더 설계

  VHDL 코드- 입력 3bit, 출력 8bit, enable 신호 1bit 인 3X8 디코더 코드를 작성하였다.entity선언인 4~8행에서 x와 D는 논리형 벡터 선언을 하였으며, ... 어렵다.따라서 이번 실습에서는 입력에 우선순위를 두고 우선순위가 높은 입력에 대해서만 인코딩 결과를 출력하는 우선순위 인코더를 설계하고, 우선순위 인코더의 이점을 알아보고 인코더와 디코더의 VHDL ... VHDL 코드- 입력 8bit, 출력 3bit, enable 신호 1bit 인, valid 1bit 8X3 우선순위 인코더 코드를 작성하 였다.entity선언인 4~9행에서 d와 A는

  리포트 | 9페이지 | 1,000원 | 등록일 2019.07.20

  다운로드 장바구니
• 

  KB생명보험 디지털ICT직 자기소개서, 자소서

  FPGA를 설계하는 수업인 임베디드 시스템을 수강하였습니다. ... 항상 정답은 없다는 생각을 하면서 cool하게 살아가고 있습니다.2.남들과 다른 나만의 생각으로 개인 및 조직을 변화시켜 본 경험을 작성하여 주시기 바랍니다.(500자)3학년 때, VHDL로

  자기소개서 | 5페이지 | 6,000원 | 등록일 2018.03.29 | 수정일 2018.05.18

  다운로드 장바구니
• 

  [디지털회로]VHDL을 통한 자판기 구현 PPT

  ~8 : 현재 금액 표시 SEG1 : 반환되는 500원짜리 동전개수 SEG2 : 반환되는 100원짜리 동전개수LED6 : 커피 LED7 : 우유 LED8 : 주스6 입출력 장치별 FPGA ... VHDL을 통한 자판기 구현그림 1 은 자판기(vending machine)의 블록도이다. ... 개수를 세그먼트로 표시하고 곧이어 state는 start상태로 전이된다.2 state machine에 의한 설계그림 3 자판기(vending machine) key 입력 상태도3 VHDL

  리포트 | 18페이지 | 3,000원 | 등록일 2008.12.15

  다운로드 장바구니
• 

  VHDL. 기본 논리게이트 설계하기

  주로 RTL 설계에 사용되며, CPLD/FPGA를 설계할 때 추상도가 높은 레벨을 사용함으로써 어려운 논리식을 사용하지 않고 설계시간도 단축할 수 있다. ... Implementation1) VHDL가) 주어진 조건에 따라 2. 1) 다)까지 VHDL Module을 수행한다. ... 이를 VHDL 코드로 표현 하면 c_and

  리포트 | 7페이지 | 1,000원 | 등록일 2007.07.18

  다운로드 장바구니
• 

  스톱워치 vhdl 구현 보고서

  3.vhdl 코드1)Clk_div1MHz -> 100Hz 로 분주하여 0.01 초 단위로 숫자가 카운트 될 수 있도록 설계한다.

  리포트 | 14페이지 | 2,000원 | 등록일 2013.12.24

  다운로드 장바구니
• 

  2017상반기 한전 KDN 전산직 자기소개서

  VHDL(VHSIC Hardware Description Language)로 FPGA(field-programmable gate array)를 설계하는 전공수업 이였는데 저희 팀은 ... 센서,모터 제어를 담당하고, 라즈베리파이는 카메라를 통해 이미지처리와 어플리케이션과 통신하고, FPGA보드와 신호를 주고받는 역할을 합니다. ... 한이음 ICT공모전에서는 멘토를 지정해주어서 매달 멘토에게 진행상황을 보고하고 여러 가지 활동을 하였습니다.작품 기능으로는 FPGA보드는 자동차 제어부가 되어 초음파 센서와 적외선

  자기소개서 | 4페이지 | 8,000원 | 등록일 2017.02.08 | 수정일 2017.10.03

  다운로드 장바구니
• 

  [VHDL,AVR]전자 오르간 피아노 quartus2 설계 프로젝트

  프로젝트QUARTUS 2와 FPGA kit를 이용하여 자유연주와 저장이 가능한 전자 오르간을 구현.1. 자유 연주 기능2.

  리포트 | 13페이지 | 3,000원 | 등록일 2014.12.15 | 수정일 2021.07.08

  다운로드 장바구니
• 

  디시설 - 전가산기, 전감산기 설계

  또한 이 실습을 통해서는 if~then~elsif~end if(VHDL) 형식과 다양한 방법으로 전가산기를 설계하는 법을 배울 수 있다.실습 내용실습 결과전가산기VHDL코드분석* 전가산기란 ... 이것이 바로 VHDL 가장 큰 이점이다.변환함수VHDL에는 integer, unsigned, logic 등 다양한 데이터 타입이 있으며, 변환함수는 이러한 데이터 타입을 다른 데이터 ... 전가산기, 전감산기 설계 과정을 통해 조합논리회로를 VHDL로 설계하는 방법에 대해 공부한다.

  리포트 | 9페이지 | 1,000원 | 등록일 2019.07.20

  다운로드 장바구니