"VHDL 설계과제" 검색결과 21-40 / 128건

• 

  [서울시립대] 전자전기컴퓨터설계실험2 / Lab03(결과) / 2021년도(대면) / A+

  VHDL: 미 전기학회(IEEE) 표준 HDL, 엄격한 문법- 미국 국방성을 중심으로 1987년 표준화되었다. ... A(BUS SW1~4), B(Bus SW5~8) / 출력은 Y(LED1~4)ABY001101010110(6) [응용과제] 다음의 1-bit full adder 회로를 gate primitive ... 2001년에 IEEE Std. 1364-2001로 개정되었다.- 새로운 SystemVerilog가 개발되어 ISEE 표준화를 추진중이다.- C와 비슷한 Syntax로, 문장 기술이 VHDL보다

  리포트 | 19페이지 | 2,000원 | 등록일 2022.07.16

  다운로드 장바구니
• 

  122. (전공_PT 주제) 반도체 디지털 회로설계 의 개념과 기술동향을 설명한 후, HDL 코딩에 관하여 설명하시오.

  VHDL)의 기본 구문과 기능을 학습합니다. ... 코드의 안정성과 성능을 고려하여 버그를 최소화하고 테스트를 철저히 수행해야 합니다.완벽한 설계를 위한 끈기 있는 태도① 대학 실험 실습 과정: 학생들은 HDL 코딩 과제에 대해 꼼꼼한 ... 예를 들어, Verilog 또는 VHDL과 같은 HDL 언어의 구문과 규칙을 숙지하여 회로를 효과적으로 작성할 수 있어야 합니다.※ 학사 수준에서는 HDL 언어(예: Verilog,

  자기소개서 | 8페이지 | 3,000원 | 등록일 2023.06.09 | 수정일 2024.06.05

  다운로드 장바구니
• 

  논리회로설계실험 스탑와치(stopwatch) 레포트

  논리회로설계 실험 설계과제 보고서주제 : #2 STOPWATCH 설계1. ... 지금까지 배웠던 모든 설계 실습을 총망라 할 수 있는 스톱워치를 설계한다.2) 설계 목표VHDL을 이용하여 스탑워치를 만든다. ... 설계 배경 및 목표1) 설계 배경지난 설계과제를 통해 BCD가산기를 만들었고, 7segment를 통해 숫자를 표기하는 방법에 대하여 배울 수 있었다.

  리포트 | 13페이지 | 7,000원 | 등록일 2021.10.09

  다운로드 장바구니
• 

  NH 투자증권 지원 자소서

  과제를 통해서 C언어, 비쥬얼 베이직, VHDL, KEIL3 등 C 기반의 다양한 프로그램을다루어 보았고 전자시계, 엘리베이터, 틱텍톡 프로그램을 직접 설계도 해 보았습니다.4학년 ... 때는 종합설계 대회에서 팀 출전하여 MBA2440 보드를 이용하여 디지털 액자를구현하였고 08년도 국민대 종합설계 대회 학장상, 인기상을 수상하였습니다.졸업 후에는 삼성전자 비메모리 ... 좋은 종목을 발굴하고 리스크를 최소화하는 프로그램을개발하거나 관리하는 역할을 하려고 합니다.이를 위한 업무를 수행하기 위해 저는 전자공학과를 졸업하였고 공학인증을 이수하였습니다.설계

  자기소개서 | 2페이지 | 3,000원 | 등록일 2020.11.01

  다운로드 장바구니
• 

  [서울시립대] 전자전기컴퓨터설계실험2 / Lab02(결과) / 2021년도(대면) / A+

  Cin(Button SW3) / 합은 S(LED9) / 올림수는 Cout(LED1)ABCinSC0000000110010100110110010101011100111111(5) [응용과제 ... 속도가 빠르다는 장점이 있으며 ACTEL, QUICKLOGIC, CROSSPOINT 등이 그 예)으로 크게 구분 지을 수 있으며 EPROM 방식(ALTERA가 그 예)도 사용한다.- VHDL ... Schematic 설계는 ISE가 제공하는 여러가지 종류의 logic gate 심볼을 직접 불러와서 배치하고 연결함으로써 디지털 회로를 디자인하고, Schematic 방식으로 설계한

  리포트 | 9페이지 | 2,000원 | 등록일 2022.07.15

  다운로드 장바구니
• 

  시립대 전전설2 A+ 2주차 예비레포트

  동작을 기술(표현)할 수 있는 언어- 하드웨어 소자, 구조, 동작 등을 텍스트 기반으로 표현 가능- 입출력 논리 간의 관계 및 동작을 기술- 시뮬레이션 및 검증대표적인 HDL- VHDL ... [응용과제]: 아래 그림의 Negative-edge triggered D Flip-flop회로를 assign 문을 사용하여 Data Flow Modeling으로 구현하라프로젝트명: ... 가능낮은 설계 비용- 상위레벨 설계도구의 사용에 따른 설계 생산성 향상- 설계기간의 단축 및 설계자산 재사용에 따른 비용의 감소표준 HDL 및 사용자의 확대- IEEE 표준인 동시에

  리포트 | 27페이지 | 2,000원 | 등록일 2024.09.08

  다운로드 장바구니
• 

  2023상반기 현대자동차 R&D 합격 자소서

  Tensorflow를 이용해 이미지 화소개선 과제를 수행했습니다. ... A+ : VHDL을 이용해 디지털 시계 entity와 내부 아키텍처 개발을 한 학기 간 수행했습니다. ... 이후 제어시스템 설계, 머신러닝 과목을 이해하는 기반을 다졌습니다.5) 논리회로 A+ : 플리플랍, 카운터 등을 설계하며 논리소자에 대한 기초를 학습했습니다.

  자기소개서 | 3페이지 | 3,000원 | 등록일 2023.07.12

  다운로드 장바구니
• 

  서울시립대 전전설2 Lab-03 결과리포트 (2020 최신)

  [응용과제] Gate primitive 방식을 통한 1-bit full adder 설계위 테스트 파일은 for문을 통해 입력값에 주기적인 변화를 줬다. integer k가 10ns마다 ... 하나는 미국방성이 주도로 개발한 VHDL이고 다른 하나는 반도체 업계 주도로 개발된 Verilog HDL(Verilog)이다. ... 테스트 입력 값: a[3:0] = 0011, b[3:0] = 0101).- 비트 단위 연산자- gate primitive modeling- behavioral modeling[응용 과제

  리포트 | 19페이지 | 1,500원 | 등록일 2021.09.10

  다운로드 장바구니
• 

  NHN 신입사원 서류 합격 자기소개서

  시스템 설계 A0VHDL을 이용하여 모니터, 키보드를 연동시켜 게임을 만드는 프로젝트를 진행하였습니다. ... NHN 엔터테인먼트는 이런 성장성에 따라 해외게임시장 개척이라는 과제에 대면하고 있습니다. ... 비록 전자 공학부였지만 직접 아이템 설계를 하면서 C에 대한 자신감이 있었고 이를 통해 클래스, 연산자 중복, 가상 함수등의 C++만의 추가된 기능을 완벽하게 익혔습니다.* 디지털

  자기소개서 | 2페이지 | 3,000원 | 등록일 2022.06.30 | 수정일 2022.07.03

  다운로드 장바구니
• 

  디지털 논리회로(디논), ModelSim을 이용한 VHDL설계 (4bit full adder, 4비트 전가산기)

  디지털 논리회로 [ModelSim을 이용한 VHDL 실습 과제]실습 내용: ModelSim을 이용해 4bit full adder를 설계하고 테스트벤치를 이용해 시뮬레이션 파형을 구하고 ... 대신 아키텍처에서 내부 시그널을 선언하여 과제의 조건에 주어진 값으로 초기화 시켰다. ... 이는 단순히 2단 AND-OR게이트 회로로 나타낸 형태인 보다 2단계가 높아졌음을 알 수 있다.4bit full adder의 설계와 구현4bit full adder는 미리 설계해둔

  리포트 | 7페이지 | 3,000원 | 등록일 2020.07.09 | 수정일 2021.10.21

  다운로드 장바구니
• 

  [지방대/최종합격] 삼성전자 메모리사업부 회로설계 자기소개서

  또한, 논리회로설계 수업에서 FSM과 VHDL을 이용해 자판기를 설계했습니다. ... VHDL뿐만 아니라 Verilog를 배우고자 인터넷 강의로 독학했으며, 이를 기반으로 SoC 설계 및 프로그래밍 수업에서 C언어, Verilog로 Zynq 기반의 두더지 잡기 게임을 ... 이는 곧, 인류의 진보를 위해서 데이터를 빠르게 처리 및 저장할 수 있는 고스펙의 반도체 개발이 필수적인 과제가 됐음을 의미합니다. 이것은 삼성전자에 큰 기회라고 생각합니다.

  자기소개서 | 3페이지 | 4,500원 | 등록일 2023.05.05

  다운로드 장바구니
• 

  VHDL과 FPGA 실습 키트를 이용한 묵찌빠 게임 [디지털논리회로 실험 Term Project]

  1. 서론 2016년 3월 알파고와 이세돌의 바둑 경기가 끝난 후 전 세계적으로 인공지능 붐이 일어나고 있다. 최근에는 4차 산업 혁명에서 핵심인 인공지능을 이용하여 스타크래프트 경기를 준비하고 있다고 들었 다. 세계적인 추세에 힘입어 우리는 묵지빠 게..

  리포트 | 28페이지 | 4,000원 | 등록일 2020.04.24 | 수정일 2020.04.27

  다운로드 장바구니
• 

  [지방대.합격] 삼성전자인턴 메모리사업부 회로설계 최종합격 자기소개서

  또한, 논리회로설계 수업에서 FSM과 VHDL을 이용해 자판기를 설계했습니다. VHDL뿐만 아니라 Verilog를 배우고자 인터넷 강의로 독학했습니다. ... 이는 곧, 인류의 진보를 위해서 데이터를 빠르게 처리 및 저장할 수 있는 고스펙의 반도체 개발이 필수적인 과제가 됐음을 의미합니다. 이것은 삼성전자에 절호의 기회라고 생각합니다. ... 전자회로설계를 수강하며 OrCAD로 Op-amp 응용 회로들을 설계했습니다.

  자기소개서 | 3페이지 | 5,000원 | 등록일 2023.05.05

  다운로드 장바구니
• 

  서강대학교 21년도 디지털논리회로실험 3주차 결과레포트 (A+자료) - Decoder, 7-Segment Display

  13~ STEP18에 해당하는 설계과제.STEP 13:표8 – display의 진리표위와 같이 3 bit 입력신호에 대한 decoder를 구현해보려고 한다.STEP 14:먼저 각 ... 번갈아가면서 LOW로 만들고 그때마다 A~G, DP의 디지털 값을 원하는 대로 바꿔 각각의 패턴을 출력한다면, 4개의 디스플레이가 마치 동시에 켜지고 있는 것처럼 보일 수 있다.설계과제STEP ... 11Digital Writer를 이용해 DIO0와 DIO1에 디지털값을 입력해주었더니,표7의 진리표에 맞게끔 7-segment display가 출력되는 모습을 확인할 수 있었다.VHDL을

  리포트 | 34페이지 | 2,000원 | 등록일 2022.09.18

  다운로드 장바구니
• 

  [지방대/최종합격] SK하이닉스 회로개발 자기소개서

  또한, 논리회로설계 수업에서 FSM과 VHDL을 이용해 자판기를 설계했습니다. VHDL뿐만 아니라 Verilog를 배우고자 인터넷 강의로 독학했습니다. ... ]DRAM과 PIM설계를 주제로 한 종합설계프로젝트를 진행하며 여러 과제와 프로젝트를 통해 회로 설계 및 검증 EDA를 숙달했습니다. ... 전자회로설계를 수강하며 OrCAD로 Op-amp 응용 회로들을 설계했습니다.

  자기소개서 | 4페이지 | 4,500원 | 등록일 2023.05.05

  다운로드 장바구니
• 

  한국수력원자력 전자 직렬 첨삭자소서

  그러니 OO님의 행동 등이 잘 드러나지 않네요.전자회로 프로젝트로 QuartusⅡ 소프트웨어를 이용해 직접 VHDL소스를 설계하고 컴파일하는 프로젝트였습니다. ... 설계하고 컴파일하는 프로젝트였습니다. ... 사람임을 가장 잘 보여주는 최근 5년 이내의 사례를 아래 세부 항목에 따라 작성해 주십시오지원자 본인이 자신의 전문성을 향상시키기 위해 노력했던 경험과 전문성을 발휘하여 해결한 임무(과제

  자기소개서 | 13페이지 | 3,000원 | 등록일 2023.02.03

  다운로드 장바구니
• 

  SK하이닉스 연구개발(공정알엔디) 합격 자기소개서

  >디지털 시스템 설계수업에서 팀을 이뤄 VHDL을 이용해 포모도로 타이머를 제작하는 프로젝트를 진행했습니다. ... >전자종합설계 OLED 발광실험에서 빛의 밝기향상을 목표로 프로젝트를 진행했습니다. 실험을 진행하면서 소자의 밝기는 개선되어 갔습니다. ... 그러나 수차례의 검토에도 불구하고 매번 충돌이 발생하는 문제가 발생했습니다. 500줄이 넘는 코딩이다 보니 원인을 찾기 어려웟습니다.우선 VHDL코드에서 의심가는 부분들을 다른 방식으로

  자기소개서 | 8페이지 | 3,000원 | 등록일 2023.02.06

  다운로드 장바구니
• 

  2024 sk하이닉스 설계 합격 자기소개서

  특히 메모리 설계와 회로 검증에 대한 깊은 이해를 위해 전자공학과 컴퓨터공학 관련 과목을 수강하였고, Verilog 및 VHDL에 대한 전문 지식을 쌓기 위해 관련된 전문 과정을 이수했습니다 ... 대학 내 다양한 프로젝트 및 그룹 과제에 참여하며 실제 문제를 해결하는 경험을 쌓았습니다. ... 제가 리드했던 특정 프로젝트에서, 저희 팀은 저전력 메모리 칩의 프로토타입을 개발하는 과제를 맡게 되었습니다.

  자기소개서 | 6페이지 | 5,000원 | 등록일 2024.09.18

  다운로드 장바구니
• 

  (합격자소서)서울교통공사 전자

  학업과제나 직무수행을 통하여 문제해결능력을 발휘한 경험이 있으면 기술하시오. ... 그러나 생소한 디스플레이 이론과 Mask 패턴 설계 같은 실습과정은 너무나 어렵게 다가왔습니다. ... 대학 4학년 때, 전자공학실험 수업으로 FPGA기반 VHDL을 이용한 라인트레이서 프로젝트를 수행하였습니다.

  자기소개서 | 2페이지 | 3,000원 | 등록일 2020.12.31

  다운로드 장바구니
• 

  삼성전자 공정기술 합격 자기소개서 (3)

  유관부서와 협력을 통한 고도화된 공정기술 확보는 공업화에 있어서 매우 중요한 과제입니다. ... CAD를 이용하여 mask 도면을 설계하거나 TechWiz Tool과 PSPICE를 이용한 소자 설계 시뮬레이션을 해보았습니다. ... VHDL system을 경험해볼 수 있었으며 좀 더 중요하게 다가오는 사람과 소통을 할 수 있었습니다. 4인 가정에서 홈스테이를 했는데 중국인 학생도 있었습니다.

  자기소개서 | 5페이지 | 3,000원 | 등록일 2023.02.06

  다운로드 장바구니