"VHDL 설계과제" 검색결과 41-60 / 128건

• 

  논리회로설계실험 스톱워치 설계과제2 결과보고서

  논리회로설계 실험 설계과제 보고서 #2Stopwatch실험 배경 및 목표VHDL을 이용한 여러가지 VHDL표현 방식에 대해서 이해하였으며 그에 따른 여러 조합회로와 순차회로 설계를 ... 이와 같은 과제를 수행하며 디바운싱 코드와 분주기 설정 코드에 대하여 이해하였으며 stopwatch를 구현하는데 있어 필수적인 요소로 사용되었다. ... 또한 VHDL로 작성된 코드를 RoV-Lab3000을 사용하여 직접 하드웨어로 구현해 보며 사용법에 대하여 완벽히 숙지하였다.

  리포트 | 9페이지 | 8,000원 | 등록일 2018.01.10

  다운로드 장바구니
• 

  VHDL이란?

  지난 과제에서 조사해봤던 반도체 기술과 더불어 집적회로의 성능과 집적도는 지금까지 빠른 속도로 발전해왔다. ... 디지털 회로 설계HW#2목차VHDL이란? ... 또한 VHDL으로 인해 기존의 상향식(Bottom-Up) 설계에 익숙한 사람은 VHDL을 이용한 하향식(Top-Down)에 적응 하는데 꽤나 어려움을 느꼈을 것이다.2) 가상 설계의

  리포트 | 13페이지 | 1,000원 | 등록일 2017.12.01

  다운로드 장바구니
• 

  VLSI Project-보고서-택시미터기

  서론1) 과제 개요 및 설계 내용일상생활에서 흔히 이용하는 이용수단인 택시의 미터기를 보고 지금 배우고 있는 VHDL을 이용하여 직접 구현해보면 재미있겠다는 생각에 이 주제를 선정했다.택시라는 ... 과 제 명taxi 미터기 구현담당교수제출일팀 원학 번이 름수행과제개요일상생활에서 흔히 이용하는 이용수단인 택시의 미터기를 보고지금 배우고 있는 VHDL을 이용하여 직접 구현해보면 재미있겠다는 ... 생각에 이 주제를 선정했다.과제 목적및해결하고자 하는 내용1) 속도 - 멈춤, 저속, 보통, 고속 총 4가지로 구현2) 상태 - 보통(손님 없음), 계산시작, 도착으로 표시3) 카운터

  리포트 | 11페이지 | 2,000원 | 등록일 2018.11.18

  다운로드 장바구니
• 

  성균관대 논리회로 설계실험 VHDL을 이용한 8bit decimal Counter

  성균관대 논리회로 설계실험 VHDL을 이용한 8bit decimal Counter입니다.당시 한태희 교수님이셨고, 두번째 과제였습니다.8bit decimal Counter schematic ... 및 소스코드 첨부합니다.modelsim 상에서 VHDL파일로 실행가능합니다.

  리포트 | 1,000원 | 등록일 2017.05.23

  다운로드 장바구니
• 

  2018 포스코ICT 인턴, 자기소개서, 자소서, 솔루션 설계 및 SW개발

  무엇이 잘못 됐나 발견을 못하고 결국 처음부터 설계를 하기 로 했습니다. 다른 과목의 시험에는 신경 쓰지 못하고 밤새 VHDL설계만 했습니다. ... 하지만 실패를 맛 본 건 VHDL로 FPGA를 설계하는 수업 이였습니다. 처음 배우는 언어는 곧 잘 이해를 하고 재밌어 했지만, VHDL은 제가 생각한대로 되지 않았습니다. ... 기말이 되자 프로젝트 과제가 주어졌고, 저는 간단한 기능의 은행 ATM기기를 구현하기로 했습니다.하지만 제대로 작동이 안 되고, 오류만 수 없이 떴습니다.

  자기소개서 | 3페이지 | 6,000원 | 등록일 2018.05.17

  다운로드 장바구니
• 

  2017 하반기 포스코 ICT 채용형인턴

  무엇이 잘못 됐나 발견을 못하고 결국 처음부터 설계를 하기 로 했습니다. 다른 과목의 시험에는 신경 쓰지 못하고 밤새 VHDL설계만 했습니다. ... 하지만 실패를 맛 본 건 VHDL로 FPGA를 설계하는 수업 이였습니다. 처음 배우는 언어는 곧 잘 이해를 하고 재밌어 했지만, VHDL은 제가 생각한대로 되지 않았습니다. ... 기말이 되자 프로젝트 과제가 주어졌고, 저는 간단한 기능의 은행 ATM기기를 구현하기로 했습니다.하지만 제대로 작동이 안 되고, 오류만 수 없이 떴습니다.

  자기소개서 | 3페이지 | 4,000원 | 등록일 2017.10.23

  다운로드 장바구니
• 

  2017 상반기 SK하이닉스 솔루션직군 자기소개서

  이 두 과목은 모두 VHDL로 FPGA를 설계하는 수업 이였습니다. 논리회로설계 수업 때 배우는 여러 가지 설계를 코딩으로 만든다는 게 신기하고 재밌었습니다. ... 무엇이 잘못 됐나 발견을 못하고 결국 처음부터 설계를 하기 로 했습니다. 다른 과목의 시험에는 신경 쓰지 못하고 밤새 VHDL설계만 했습니다. ... 한번은 역 오류 알고리즘을 구현하는 과제였는데, 소통이 안 되서 과제 진행이 안 되는 상황 이였습니다. 너무 답답해서 생각해 낸 것이 플로우 차트였습니다.

  자기소개서 | 4페이지 | 6,000원 | 등록일 2017.02.08 | 수정일 2017.09.21

  다운로드 장바구니
• 

  2018 KPX전력거래소 전산직,IT직 합격 자소서,자기소개서

  다른 과목의 시험에는 신경 쓰지 못하고 밤새 VHDL설계만 했습니다. 하지만 마감일까지 완성을 못했습니다. ... *지원분야와 관련된 과제를 수행하면서 복잡한 문제에 대한 원인 및 인과관계를 잘 파악하여 과제를 해결했던 경험에 대해 서술해 주십시오. ... 처음 배우는 언어는 곧 잘 이해를 하고 재밌어 했지만, VHDL은 제가 생각한대로 되지 않았습니다.

  자기소개서 | 3페이지 | 8,000원 | 등록일 2017.02.27 | 수정일 2018.05.18

  다운로드 장바구니
• 

  VHDL - Digital Watch 소스. 정상 동작 확인. A+

  디지털 설계 , 콤보2 장비를 사용했습니다. vhdl 프로그램 소스입니다.VHDL - Digital Watch 소스 입니다. ... 따라 watch , stop watch, alarm, setting 이라는 dot matrix 가 아래에서 위로 흐르게 됩니다.vfd 기능으로 lcd 에 간단한 글자를 표현했습니다.과제

  리포트 | 55페이지 | 3,000원 | 등록일 2014.12.30 | 수정일 2016.05.24

  다운로드 장바구니
• 

  [VHDL][논리회로] 자판기 설계(3가지,반환)

  [VHDL][논리회로] 자판기 설계(3가지,반환)A+받은 설계 입니다실습 최종 과제 였고 최선을 다해서 만들고교수님한테도 칭찬 받은 설계입니다.코인 반환과 잘못된 코인 입력시 반환기능도

  리포트 | 1,000원 | 등록일 2014.11.15 | 수정일 2018.05.17

  다운로드 장바구니
• 

  [디지털시스템][VHDL} Design 4-bit Right Shift Resister 설계

  이번 과제를 통해 VHDL code 작성법에 대해 정리할 수 있었다. 그리고 testbench code의 작성도 배웠다. ... '논리회로설계실험' 시간에 HDL을 사용하여 설계하는 과제가 있었지만 그 때는 거의 다 완성되어있는 code에 빈칸으로 되어있는 부분만 채우면 되는 것이라 어렵지 않았는데 entity를 ... 이번 설계를 위해서는 기본적인 VHDL에 대한 지식이 있어야 하고, 세부적으로는 process문을 다루는 것이 가능해야 하고, testbench source가 주어지지 않았으므로 직접

  리포트 | 11페이지 | 2,000원 | 등록일 2014.05.07

  다운로드 장바구니
• 

  2016년 하반기 sk텔레콤 자기소개서

  하지만 실패를 맛 본 건 임베디드 시스템 수업과 디지털합성설계 수업. 이 두 과목은 모두 VHDL로 FPGA를 설계하는 수업 이였습니다. ... 무엇이 잘못 됐나 발견을 못하고 결국 처음부터 설계를 하기 로 했습니다. 다른 과목의 시험에는 신경 쓰지 못하고 밤새 VHDL설계만 했습니다. ... 많은 시간을 VHDL설계 하는데 투자를 했지만 완성을 못하고 다른 시험공부도 못한 것이 바보 같았습니다.

  자기소개서 | 6페이지 | 5,000원 | 등록일 2016.10.17 | 수정일 2017.09.21

  다운로드 장바구니
• 

  VHDL STOPWATCH 설계보고서, QUARTUS STOPWATCH 설계보고서

  VHDL 이용한 STOPWATCH 설계 과제1.설계 목적-VHDL사용법과 VHDL의 코드구조인 계층구조를 익히고 설계해본다.2.설계과정≪ VHDL 소스코드를 계층 구조로 표현하기 위한 ... 블록도 구상도 ≫VHDL 코드는 1개의 TOP모델과 3개의 SUB모델 1개의 테스트벤치 총 5개의 파일로 구성되어 있습니다.1 TOPMODEL : stopwatch2 SUBMODEL

  리포트 | 16페이지 | 5,000원 | 등록일 2014.02.28

  다운로드 장바구니
• 

  논리회로실험2014 -Adder Subtractor

  Background1) Lab Assignment 1S= (x and y) or z의 논리식을 VHDL 코드로 작성하여 simulate하는 과제이다. ... Sources & Results1) VHDL source.1.Lab_Assignment 1library IEEE;use IEEE.STD_LOGIC_1164.ALL;entity Lab_Assignment ... 설계한 Full Adder를 component로 선언하여, 4개의 Full Adder를 직렬로 연결하여 구성한다.

  리포트 | 18페이지 | 1,000원 | 등록일 2014.11.05

  다운로드 장바구니
• 

  2017 상반기 포스코ICT 채용형인턴 연구개발 자기소개서

  무엇이 잘못 됐나 발견을 못하고 결국 처음부터 설계를 하기 로 했습니다. 다른 과목의 시험에는 신경 쓰지 못하고 밤새 VHDL설계만 했습니다. ... 하지만 실패를 맛 본 건 VHDL로 FPGA를 설계하는 수업 이였습니다. 처음 배우는 언어는 곧 잘 이해를 하고 재밌어 했지만, VHDL은 제가 생각한대로 되지 않았습니다. ... 기말이 되자 프로젝트 과제가 주어졌고, 저는 간단한 기능의 은행 ATM기기를 구현하기로 했습니다.하지만 제대로 작동이 안 되고, 오류만 수 없이 떴습니다.

  자기소개서 | 7페이지 | 5,000원 | 등록일 2017.02.10 | 수정일 2017.03.01

  다운로드 장바구니
• 

  아주대 논리회로 프로젝트1 이름학번 출력 VHDL 설계

  논리회로 V H D L 프로젝트 과제목 차1. 프로젝트 문제 (설계 조건)2. 프로젝트 문제 분석 (설계 예상 방향)3. 소스 코드4. Testbench 코드5. ... 프로젝트 문제 분석 (설계 예상 방향)이번 프로젝트는 VHDL 프로그램을 사용하여 입력에 자신의 학번과 이름을 넣어 7-Segment에 출력시키는 설계를 하는 것이다.먼저 주어진 설계 ... 추가적인 설계 Ⅰ: 다른 방식의 설계 (입력이 ASCII CODE)9. 추가적인 설계 Ⅱ: 다른 방식의 설계 (입력이 Integer : 십진수)1.

  리포트 | 18페이지 | 4,500원 | 등록일 2014.10.04 | 수정일 2018.12.02

  다운로드 장바구니
• 

  논리회로실험 설계 보고서

  1 논리회로실험설계과제·REPORT전자공학도의 윤리 강령 (IEEE Code of Ethics)`(출처: http://www.ieee.org)나는 전자공학도로서, 전자공학이 전 세계 ... -VHDL의 특성1. 설계는 계층적으로 분해될 수 있다.2. 각 설계 요소는 잘 정의된 인터페이스와 정확한 기능적 명세를 가진다.3. ... VHDL은 동기식뿐 아니라 비 동기식 순차 회로 구조도 처리한다.5. 한 설계에 대한 논리 연산 및 타이밍 동작은 시뮬레이션 될 수 있다.2.

  리포트 | 24페이지 | 4,000원 | 등록일 2013.11.25 | 수정일 2013.11.28

  다운로드 장바구니
• 

  최신 2017 SEMES 합격 자소서(세메스 합격 자기소개서)

  설계 및 검사 부분입니다. ... 과제가 많을 때 걱정이 앞서지만 미리 준비하여 걱정보다 자신감 갖고 노력하고 있습니다.- 지원동기(500자)저의 SEMES 지원 동기는 무선영상전송기술인 와이다이(WiDi)를 지원하는 ... 이러한 경험은 SEMES에 지원할 수 있는 발판을 마련하였습니다.- 관심분야(200자)저의 관심분야는 반도체 후공정 Test & Packaging에서 베릴로그(VHDL)를 통한 하드웨어

  자기소개서 | 2페이지 | 3,000원 | 등록일 2017.09.08 | 수정일 2017.09.11

  다운로드 장바구니
• 

  순서회로

  토의(1)이번 과제7에서는 과제 6에서 우리는 폰 응답 머쉰을 설계하여 PAL과 플립플롭으로 구현한 회로도를 VHDL로 코딩하여 구현하였다. ... 과 일치함을 확인하였다.이번 과제로 설계한 폰 응답 머신은 R,S,A, 3개의 입력과 Z, 1개의 출력을 갖는 무어 순서회로이다. ... 회로의 VHDL 구현Process문을 사용하여 조합논리 부분, 순서논리 부분을 설계한다.

  리포트 | 25페이지 | 1,000원 | 등록일 2012.10.15

  다운로드 장바구니
• 

  2015하반기 LIG넥스원 R&D 합격 자소서

  이 과목에서 배운 지식을 바탕으로 MATLAB을 활용하여 직접 double pendulum을 제어하는 설계를 해보았으며, 설계를 하면서 매우 즐거웠고 또 과제를 해결하면서 MATLAB ... 복무를 마친 후에 학교생활을 하면서 여러 가지 팀 과제를 수행한 적이 있는데 과제를 수행할 때마다 거의 조장을 하였고, 그럴 때마다 팀원들이 적극적으로 참여 할 수 있게 하였습니다.LIG ... 초기에는 처음 보는 기계였기 때문에 익숙해지는데 많은 시간이 걸렸지만 중간고사 이후에는 거의 자유자재로 사용할 수 있는 수준까지 되었습니다.이외에도 학부 생활을 하면서 VHDL기반의

  자기소개서 | 3페이지 | 3,000원 | 등록일 2016.07.08

  다운로드 장바구니